特許
J-GLOBAL ID:200903046906733558

半導体装置の製造方法及び半導体装置

発明者:
出願人/特許権者:
代理人 (1件): 小川 勝男
公報種別:公開公報
出願番号(国際出願番号):特願平10-317233
公開番号(公開出願番号):特開2000-150435
出願日: 1998年11月09日
公開日(公表日): 2000年05月30日
要約:
【要約】【課題】 絶縁膜中の溝への銅合金の埋込配線を形成する際に、研磨によって生じる銅合金層の窪み等の増大を抑制する。【解決手段】 配線となる上層金属層13、バリアとなる下層金属層12を研磨する際、下層金属層の研磨に、下層金属層の研磨速度がエッチング速度を5倍以上大きく、かつ絶縁層の研磨速度を下層金属層の研磨速度よりも十分小さくする。【効果】 絶縁層のエロージョンや金属層のディッシングを大幅に低減したダマシン配線を形成できる。
請求項(抜粋):
基体上に絶縁膜を形成する工程と、前記絶縁膜に開口部を形成する工程と、前記溝部から前記絶縁膜上にかけて、第1の導電膜を形成する工程と、前記第1の導電膜上に、前記溝部から前記絶縁膜上にかけて、第2の導電膜を形成する工程と、前記第2の導電膜を研磨する工程と、前記第1の導電膜を、前記絶縁膜の研磨速度の5倍以上の研磨速度で研磨する工程とを有することを特徴とする半導体装置の製造方法。
IPC (6件):
H01L 21/304 622 ,  H01L 21/304 ,  H01L 21/304 621 ,  H01L 21/3205 ,  H01L 27/108 ,  H01L 21/8242
FI (6件):
H01L 21/304 622 X ,  H01L 21/304 622 A ,  H01L 21/304 621 D ,  H01L 21/88 K ,  H01L 21/88 R ,  H01L 27/10 621 Z
Fターム (34件):
5F033HH11 ,  5F033HH18 ,  5F033HH19 ,  5F033HH21 ,  5F033HH33 ,  5F033MM01 ,  5F033MM12 ,  5F033PP15 ,  5F033PP16 ,  5F033QQ48 ,  5F033QQ49 ,  5F033QQ50 ,  5F033RR04 ,  5F033XX01 ,  5F033XX03 ,  5F033XX10 ,  5F083AD21 ,  5F083JA32 ,  5F083JA37 ,  5F083JA39 ,  5F083JA40 ,  5F083JA56 ,  5F083KA20 ,  5F083MA05 ,  5F083MA06 ,  5F083MA18 ,  5F083MA19 ,  5F083NA01 ,  5F083PR03 ,  5F083PR06 ,  5F083PR21 ,  5F083PR22 ,  5F083PR33 ,  5F083PR38
引用特許:
審査官引用 (5件)
全件表示

前のページに戻る