特許
J-GLOBAL ID：200903046914745077
クロック信号分配方式
発明者：
出願人/特許権者：
代理人 (1件)：
京本 直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平5-233818
公開番号（公開出願番号）：特開平7-095050
出願日： 1993年09月20日
公開日（公表日）： 1995年04月07日
要約：
【要約】【目的】 逓倍回路を持つLSIとその他のLSIとの高速インターフェースの基準信号となるクロック信号の位相同期を実現する。【構成】 主LSI1では、外部の発振器10からクロック信号を入力し、逓倍器11を通して逓倍した後、内部回路20を動作させる。逓倍したクロックを分周器12によって再び分周し周辺回路21を動作させ、また、出力バッファ17を通して主LSI1の外部に出力する。この信号を入力バッファ16を通して主LSIに再入力する。周辺回路21に与えるクロック信号とLSI内に再入力したクロック信号を位相比較器13に入力し、これの出力を用いて2つのクロック信号の位相差が無くなるように遅延器を制御する。主LSIと信号を授受する従LSI2は、主LSIが出力したクロック信号を入力して周辺回路17や内部回路を動作させる。
請求項（抜粋）：
外部から入力されるクロック信号をチップ内部で逓倍した信号を内部回路のクロック信号として用い、前記内部回路のクロック信号を分周器で分周して周辺回路のクロック信号とする第1の集積回路に対して、前記分周器の出力を可変式遅延器に入力し、前記遅延器の出力を出力バッファに入力し、前記出力バッファの出力を第1の入力バッファに入力し、前記第1の入力バッファの出力と周辺回路の前記クロック信号を位相比較器に入力し、前記位相比較器の出力を前記可変式遅延器の制御信号とし、前記出力バッファの出力を前記第1の集積回路と信号を授受する第2の集積回路の第2の入力バッファに接続し、第2の入力バッファの出力をクロック信号として使用することを特徴とするクロック信号分配方式。
IPC (2件)：
引用特許：
前のページに戻る
