特許

J-GLOBAL ID：200903046915370174

半導体装置及びその製造方法

発明者： 竹内 信善
出願人/特許権者： 日本鋼管株式会社
代理人 (1件)： 瀧野 秀雄 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平5-174052
公開番号（公開出願番号）：特開平7-030110
出願日： 1993年07月14日
公開日（公表日）： 1995年01月31日
要約：

【要約】【目的】 MOS型トランジスタの集積度を高めることができる半導体装置及びその製造方法を提供することを目的とする。【構成】 半導体基板1にゲート酸化膜21 〜24 及び14が形成され、これらのゲート酸化膜に帯状の薄膜形成層を形成し、薄膜形成層を覆うように導電性のポリシリコン層を形成した後、エッチバックして、導電性スペーサ11a,11bを形成し、その後、帯状の薄膜形成層を除去して、同様な方法によって導電性スペーサ15a,15bを形成し、導電性スペーサ11a,15a及び11b,15bをマスクとするセルフアライメント法によってソース・ドレイン拡散層16を形成する半導体装置及びその製造方法である。

請求項（抜粋）：

ソース・ドレイン拡散層を備える半導体装置に於いて、前記半導体装置のゲート電極又はフローティングゲートが導電性スペーサからなることを特徴とする半導体装置。

IPC (4件)：

H01L 29/78 ,  H01L 21/8247 ,  H01L 29/788 ,  H01L 29/792

FI (2件)：

H01L 29/78 301 G ,  H01L 29/78 371