特許
J-GLOBAL ID:200903046927393749
半導体集積回路のフロアプラン方法
発明者:
出願人/特許権者:
代理人 (1件):
森本 義弘
公報種別:公開公報
出願番号(国際出願番号):特願平10-334846
公開番号(公開出願番号):特開2000-164721
出願日: 1998年11月26日
公開日(公表日): 2000年06月16日
要約:
【要約】【課題】 チップ上の配線領域を見積もり、機能モジュールの配置を決定する半導体集積回路のフロアプラン方法を提供する。【解決手段】 所定の領域内に複数の機能モジュールを初期配置するステップと、前記領域を不均一な格子状に分割し各格子列をモジュール間格子列および、またはモジュール上格子列に分類するステップと、各格子に対して配線層別に配線可能本数を設定するステップと、前記配線可能本数を超えないように全ての信号線に対して通過する格子を決定するステップと、前記モジュール間格子列の配線通過本数から格子幅を求めるステップと、前記格子幅を保ちつつ機能モジュールの配置を調整するステップとを備える。
請求項(抜粋):
迷路探索法によって半導体集積回路のフロアプランを設計するに際し、不均一な格子を設定することを特徴とする半導体集積回路のフロアプラン方法。
Fターム (7件):
5F064DD14
, 5F064DD20
, 5F064EE12
, 5F064EE14
, 5F064EE15
, 5F064EE57
, 5F064HH06
前のページに戻る