特許
J-GLOBAL ID：200903046941200414
演算処理装置
発明者：
,
出願人/特許権者：
代理人 (1件)：
小鍜治 明 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平5-112842
公開番号（公開出願番号）：特開平6-230933
出願日： 1986年09月12日
公開日（公表日）： 1994年08月19日
要約：
【要約】【目的】 乗算器を規則正しい回路構造で、かつ素子数の少ない組合せ回路として実現し、内部加減算における桁上げ値の伝播を防止すると共に回路構成を簡単化することによってLSIチップに実装が容易である高速な演算処理装置を提供する。【構成】 被減数と減数とを入力して、それらの差を符号付ディジット表現で生成する減算手段120を有し、減算手段120が減算することによって符号付ディジット数へ変換することを特徴とする演算処理装置である。
請求項（抜粋）：
被減数と減数とを入力して、それらの差を符号付ディジット表現で生成する減算手段を有し、前記減算手段が減算することによって符号付ディジット数へ変換することを特徴とする演算処理装置。
IPC (2件)：
G06F 7/49
, G06F 7/52 310
