特許

J-GLOBAL ID：200903046942158888

半導体集積回路装置の検査方法と半導体集積回路装置

発明者： 奥野 訓孝 ,  瀬川 修 ,  溝川 卓
出願人/特許権者： 松下電器産業株式会社
代理人 (1件)： 森本 義弘
公報種別：公開公報
出願番号（国際出願番号）：特願平11-049236
公開番号（公開出願番号）：特開2000-252361
出願日： 1999年02月26日
公開日（公表日）： 2000年09月14日
要約：

【要約】【課題】 記憶装置を検査する検査回路の占有面積を大幅に縮小するとともに検査時間を短縮する半導体集積回路装置の検査方法と半導体集積回路装置とを提供することを目的とする。【解決手段】 本発明の半導体集積回路装置としてのLSI1は、第1〜第3の記憶装置10a〜10cに、FPGA2を記憶装置を検査する検査回路に変更するための検査プログラム情報としての回路情報が初期値として書き込まれており、検査実行時に第1〜第3の記憶装置10a〜10cの検査プログラム情報をFPGA2に順次書き込み、FPGA2を検査回路として動作させて第1〜第3の記憶装置10a〜10cを順次に検査するよう制御するFPGA制御回路3を設けたものである。

請求項（抜粋）：

回路論理が変更可能なフィールドプログラマブルゲートアレイと、記憶装置とを有する半導体集積回路装置の前記記憶装置を検査するに際し、前記記憶装置に、前記フィールドプログラマブルゲートアレイを検査回路に変更するための検査プログラム情報を記憶しておき、検査実行時に前記記憶装置の検査プログラム情報を前記フィールドプログラマブルゲートアレイに書き込み、前記フィールドプログラマブルゲートアレイを検査回路として動作させて前記記憶装置を検査する半導体集積回路装置の検査方法。

IPC (4件)：

H01L 21/82 ,  G06F 11/22 310 ,  H01L 27/04 ,  H01L 21/822

FI (4件)：

H01L 21/82 T ,  G06F 11/22 310 A ,  H01L 21/82 A ,  H01L 27/04 T

Fターム (17件)：

5B048AA20 ,  5B048CC13 ,  5B048DD01 ,  5B048DD10 ,  5F038BE05 ,  5F038DF11 ,  5F038DT02 ,  5F038DT03 ,  5F038DT07 ,  5F038DT08 ,  5F038DT10 ,  5F038DT15 ,  5F038EZ20 ,  5F064AA08 ,  5F064BB13 ,  5F064BB31 ,  5F064FF13