特許

J-GLOBAL ID：200903046943507061

電気光学装置の階調表示方法、画像処理回路、電気光学表示装置および電子機器

発明者： 山崎 克則
出願人/特許権者： セイコーエプソン株式会社
代理人 (1件)： 川▲崎▼ 研二
公報種別：公開公報
出願番号（国際出願番号）：特願2001-254968
公開番号（公開出願番号）：特開2003-066916
出願日： 2001年08月24日
公開日（公表日）： 2003年03月05日
要約：

【要約】【課題】 ジッタを低減する。【解決手段】 表示メモリ110は、入力画像データD1を記憶する。ROM150は、下位ビットデータDL、行指定信号SR、列指定信号SC、およびフレーム信号SFと、階調指示信号SSとを対応付けて予め記憶している。階調指示信号SSは1ビットの信号であって、その値が「1」のとき第2階調を表示すべきことを指示する一方、その値が「0」のとき第1階調を表示すべきことを指示する。加算回路160は上位ビットデータDUと階調指示信号SSとを加算して出力画像データD2を生成する。

請求項（抜粋）：

複数の画素がマトリックス状に配列され、各画素毎に所定の数の階調を表示させることが可能な電気光学装置に該表示可能な階調の内の隣接する第1階調と第2階調との間の第3階調を表示させるために用いられ、複数のフレームを一周期とし、前記第1階調を表示させる一周期中のフレーム数と前記第2階調を表示させる一周期中のフレーム数とを調整して前記第3階調をある画素に表示させる電気光学装置の階調表示方法であって、m行m列の画素からなる画素ブロックについて、前記第1階調を表示させる画素と前記第2階調を表示させる画素とのパターンを各フレーム毎に切り替え、前記第2階調を表示させる画素が前記画素ブロックの各行の1つ、かつ各列に1つとし、かつ前記第1階調を表示させる画素が他の画素となるように各フレームにおける前記パターンを選択し、最初のフレームから現在のフレームまでの期間で前記第2階調を表示させる画素を対象として求めた相関係数の絶対値が最も小さくなるように各フレームにおける前記パターンを選択することを特徴とする電気光学装置の階調表示方法。

IPC (8件)：

G09G 3/36 ,  G02F 1/13 505 ,  G02F 1/133 510 ,  G02F 1/133 550 ,  G02F 1/133 575 ,  G09G 3/20 611 ,  G09G 3/20 641 ,  H04N 5/66 102

FI (8件)：

G09G 3/36 ,  G02F 1/13 505 ,  G02F 1/133 510 ,  G02F 1/133 550 ,  G02F 1/133 575 ,  G09G 3/20 611 E ,  G09G 3/20 641 E ,  H04N 5/66 102 B

Fターム (50件)：

2H088EA14 ,  2H088EA15 ,  2H088EA22 ,  2H088HA06 ,  2H088HA08 ,  2H088HA13 ,  2H088HA24 ,  2H088HA28 ,  2H088MA01 ,  2H093NA16 ,  2H093NA43 ,  2H093NA55 ,  2H093NA62 ,  2H093NC13 ,  2H093NC14 ,  2H093NC15 ,  2H093NC34 ,  2H093NC38 ,  2H093ND10 ,  2H093NG02 ,  5C006AA14 ,  5C006AA22 ,  5C006AF11 ,  5C006AF44 ,  5C006BB16 ,  5C006BC03 ,  5C006BC12 ,  5C006BF22 ,  5C006BF24 ,  5C006BF28 ,  5C006FA23 ,  5C006FA56 ,  5C058AA06 ,  5C058BA04 ,  5C058BA07 ,  5C058BA35 ,  5C058BB13 ,  5C058BB14 ,  5C058EA02 ,  5C058EA26 ,  5C080AA10 ,  5C080BB05 ,  5C080CC03 ,  5C080DD06 ,  5C080EE29 ,  5C080FF11 ,  5C080JJ02 ,  5C080JJ03 ,  5C080JJ04 ,  5C080JJ06