キャッシュメモリ制御装置

発明者：
出願人/特許権者：
代理人 (1件)：鈴江武彦
公報種別：公開公報
出願番号（国際出願番号）：特願平5-325307
公開番号（公開出願番号）：特開平7-182241
出願日： 1993年12月22日
公開日（公表日）： 1995年07月21日
要約：

【要約】【目的】リプレースの対象となるデータのうち、すでに不要となったデータ部分についてはメインメモリへの書き戻しを省略して処理効率を向上する。【構成】 CPU1は、プロセス終了により不要となるデータのページ番号とコンテキストIDを判断回路5のバッファにセットする。キャッシュコントローラ3は、CPU1からのアドレスによりキャッシュメモリ4をアクセスし、ヒットしなかった場合はリプレースの対象となるラインを選択する。判断回路5は、キャッシュメモリ4から読出されたアドレスとコンテキストIDがバッファに存在するか否かを判断し、存在しなければ“0”、存在すれば“1”を出力する。キャッシュコントローラ3は、リプレースの対象となるラインがdirty である場合、判断回路5からの信号が“0”であれば書き戻し処理を実行し、“1”であれば書き戻し処理は行なわずにメインメモリ6からの読み出し処理を実行する。

請求項（抜粋）：

データを記憶するメインメモリと、このメインメモリの一部のデータを記憶するキャッシュメモリと、このキャッシュメモリをアクセスするアドレス及びコンテキストIDを出力するCPUと、このCPUから出力されるアドレスを物理アドレスに変換するアドレス変換ユニットと、このアドレス変換ユニットにより変換された物理アドレス及びコンテキストIDに基づいて上記キャッシュメモリをアクセスし、ミスヒットに対してリプレースの対象となるキャッシュラインを選択し、そのラインに書き込みがあった場合にそのラインを上記メインメモリに書き戻し、キャッシュミスした部分をメインメモリからキャッシュメモリへ読み込むキャッシュコントローラと、プロセス終了により不要となるデータのページ番号及びコンテキストIDが上記CPUからセットされ、リプレースの際に上記セットデータとキャッシュメモリのタグとを比較してそのラインをメインメモリに書き戻すか否かを判断する判断手段とを具備し、上記判断手段の判断結果に従ってメインメモリへの書き戻し処理を実行あるいは中止するようにしたことを特徴とするキャッシュメモリ制御装置。

前のページに戻る