半導体装置

発明者： , , , ,
出願人/特許権者： ,
代理人 (1件)：広瀬和彦
公報種別：公開公報
出願番号（国際出願番号）：特願2000-165002
公開番号（公開出願番号）：特開2001-345376
出願日： 2000年06月01日
公開日（公表日）： 2001年12月14日
要約：

【要約】【課題】サージ電圧によって隣接した回路領域の電位が変動するのを防ぎ、内部回路等の正常動作を保持し、信頼性を向上させる。【解決手段】 SOI基板1のp形シリコン層2にはトレンチ溝型絶縁領域9,10によって囲まれた回路領域5,7を形成し、回路領域5,7にはLDMOS6、MOSFET8を形成する。また、トレンチ溝型絶縁領域9,10の間にはp形シリコン領域11を形成し、p形シリコン領域11の表面には、p形拡散層12を設けると共に、回路領域5側のトレンチ溝型絶縁領域9に接触した位置にn形拡散層13を設け、p形拡散層12、n形拡散層13を接地端子V0 に接続する。これにより、p形シリコン領域11のうちトレンチ溝型絶縁領域9に接触した部位に反転層を形成し、回路領域5内のサージ電圧が回路領域7に伝わるのを防止できる。

請求項（抜粋）：

半導体支持基板主面に絶縁膜によって誘電体分離された半導体層を形成したSOI基板を有し、かつ、該半導体層の主面に形成され該絶縁膜に接触するトレンチ溝型絶縁領域によって、該半導体層を互いに誘電体分離することにより形成した複数の回路領域を有する半導体装置において、前記半導体層には、第1の回路領域に接する第1のトレンチ溝型絶縁領域と、第2の回路領域に接する第2のトレンチ溝型絶縁領域の間に位置して第1導電形の低濃度半導体領域を設け、該低濃度半導体領域の主面には、第1導電形の高濃度半導体領域を設けると共に前記第1のトレンチ溝型絶縁領域に接するように第2導電形の高濃度半導体領域を設け、かつ、前記第1導電形の高濃度半導体領域と該第2導電形の高濃度半導体領域を一定電位となる定電圧端子に接続する構成としたことを特徴とする半導体装置。

IPC (7件)：

H01L 21/762 , H01L 21/76 , H01L 27/04 , H01L 21/822 , H01L 27/08 331 , H01L 27/08 , H01L 29/786

FI (8件)：

H01L 27/08 331 E , H01L 27/08 331 Z , H01L 21/76 D , H01L 21/76 S , H01L 27/04 H , H01L 29/78 613 A , H01L 29/78 621 , H01L 29/78 623 Z

Fターム (55件)：

5F032AA06 , 5F032AA34 , 5F032AA45 , 5F032AA47 , 5F032AA63 , 5F032AC04 , 5F032BA01 , 5F032BB01 , 5F032CA17 , 5F032CA18 , 5F032CA20 , 5F032CA24 , 5F032DA02 , 5F032DA53 , 5F032DA71 , 5F038BH03 , 5F038BH10 , 5F038BH13 , 5F038CD04 , 5F038EZ06 , 5F038EZ20 , 5F048AA04 , 5F048AA05 , 5F048AA07 , 5F048AA09 , 5F048AB06 , 5F048AB07 , 5F048AC04 , 5F048AC05 , 5F048AC06 , 5F048AC07 , 5F048BA16 , 5F048BF17 , 5F048BG07 , 5F048CC05 , 5F048CC08 , 5F110AA21 , 5F110BB04 , 5F110BB12 , 5F110CC02 , 5F110DD05 , 5F110DD13 , 5F110DD22 , 5F110EE02 , 5F110FF02 , 5F110GG02 , 5F110GG12 , 5F110GG32 , 5F110GG60 , 5F110HJ01 , 5F110HJ15 , 5F110HM12 , 5F110NN62 , 5F110NN63 , 5F110QQ17

前のページに戻る