特許

J-GLOBAL ID：200903046974896406

半導体装置およびその製造方法

発明者： 岸 敏幸
出願人/特許権者： シチズン時計株式会社
代理人 (1件)： 大澤 敬
公報種別：公開公報
出願番号（国際出願番号）：特願平10-228427
公開番号（公開出願番号）：特開平11-121634
出願日： 1998年08月12日
公開日（公表日）： 1999年04月30日
要約：

【要約】【課題】 半導体製造工程でのアンモニア雰囲気中での熱処理時あるいは、放射線照射環境下での正電荷発生に伴う半導体装置のしきい値電圧変化による動作不良を抑制する。【解決手段】 半導体基板1上にそれぞれゲート絶縁膜62を介してゲート電極3を設けてなるNチャネル型MOS半導体装置11とPチャネル型MOS半導体装置12とを備え、そのゲート絶縁膜62を二酸化シリコン膜からなるゲート酸化膜2とゲートシリコン窒化膜61との2層膜で構成した半導体装置、およびその製造方法。

請求項（抜粋）：

半導体基板と、該半導体基板上に設けたゲート絶縁膜と該ゲート絶縁膜上に設けたゲート電極とをそれぞれ有するNチャネル型MOS半導体装置とPチャネル型MOS半導体装置とを備え、前記ゲート絶縁膜を、二酸化シリコン膜からなるゲート酸化膜とゲートシリコン窒化膜との2層膜で構成したことを特徴とする半導体装置。

IPC (5件)：

H01L 21/8238 ,  H01L 27/092 ,  H01L 29/78 ,  H01L 29/786 ,  H01L 21/336

FI (6件)：

H01L 27/08 321 D ,  H01L 29/78 301 G ,  H01L 29/78 613 B ,  H01L 29/78 617 U ,  H01L 29/78 617 V ,  H01L 29/78 627 F