特許
J-GLOBAL ID:200903046979897605
チップオンフィルム基板の製造方法
発明者:
,
,
出願人/特許権者:
代理人 (1件):
羽鳥 修
公報種別:公開公報
出願番号(国際出願番号):特願2000-298088
公開番号(公開出願番号):特開2002-110749
出願日: 2000年09月29日
公開日(公表日): 2002年04月12日
要約:
【要約】【課題】 ショートの発生等によるパターン不良を増加させることなく、また材料ロスの発生も少なく、スプロケットホール周囲に銅層を有効に残存させることができるチップオンフイルム基板の製造方法を提供する。【解決手段】 ポリイミド系フィルム上に銅層を直接付着させたテープ状の2層基材にスプロケットホールを形成し、次いで銅層側にフォトレジスト塗布、乾燥、露光、現像、エッチング、フォトレジスト剥離、除去して、配線回路パターンを形成し、さらに必要に応じてソルダーレジスト塗布、硬化及びメッキを行うチップオンフイルム基板の製造方法において、上記フォトレジスト塗布が、配線回路パターン形成部のみになされ、かつ上記現像後、上記スプロケットホール部のみにレジストを形成し、その後乾燥し、次いで上記エッチングを行うことを特徴とするチップオンフイルム基板の製造方法。
請求項(抜粋):
ポリイミド系フィルム上に銅層を直接付着させたテープ状の2層基材にスプロケットホールを形成し、次いで銅層側にフォトレジスト塗布、乾燥、露光、現像、エッチング、フォトレジスト剥離、除去して、配線回路パターンを形成し、さらに必要に応じてソルダーレジスト塗布、硬化及びメッキを行うチップオンフイルム基板の製造方法において、上記フォトレジスト塗布が、配線回路パターン形成部のみになされ、かつ上記現像後、上記スプロケットホール部のみにレジストを形成し、その後乾燥し、次いで上記エッチングを行うことを特徴とするチップオンフイルム基板の製造方法。
IPC (2件):
H01L 21/60 311
, H05K 3/06
FI (2件):
H01L 21/60 311 W
, H05K 3/06 E
Fターム (20件):
5E339AA02
, 5E339AB02
, 5E339AC05
, 5E339AC06
, 5E339AD01
, 5E339AD03
, 5E339BC02
, 5E339BE11
, 5E339CC01
, 5E339CC10
, 5E339CD01
, 5E339CE12
, 5E339CE16
, 5E339CE19
, 5E339CF16
, 5E339CF17
, 5E339EE04
, 5E339GG10
, 5F044MM40
, 5F044MM48
引用特許:
審査官引用 (6件)
-
特開平4-061138
-
TABの製造方法
公報種別:公開公報
出願番号:特願平7-092006
出願人:ニッポン高度紙工業株式会社
-
表裏同一の樹脂層を有するTAB
公報種別:公開公報
出願番号:特願平7-144259
出願人:ニッポン高度紙工業株式会社
全件表示
前のページに戻る