特許

J-GLOBAL ID：200903046990918320

半導体装置

発明者： 大月 正人 ,  上野 勝典
出願人/特許権者： 富士電機株式会社
代理人 (1件)： 山田 稔
公報種別：公開公報
出願番号（国際出願番号）：特願平5-135032
公開番号（公開出願番号）：特開平6-318706
出願日： 1993年06月07日
公開日（公表日）： 1994年11月15日
要約：

【要約】 (修正有)【目的】 IGBT(伝導度変調型MISFET)において、エミッタ・コレクタ間電圧対コレクタ電流の静特性における所謂飛び現象の発生を抑制すると共に、過渡オン電圧を抑制してターンオン時の電力損失を低減する。【構成】 ベース側のn+ 型のバッファ層3とは別に、IGBTのコレクタ側にp+ 型のバッファ層12を設け、実効的なコレクタ層として、p++型のコレクタ層10と、この不純物濃度よりも低い濃度のp+ 型のバッファ層12との2層構造とする。そして、n+ 型のバッファ層3のドーズ量に対するp+ 型バッファ層12のドーズ量の比を1/5倍〜10倍に設定する。コレクタ層を厚くせずにその不純物濃度を低濃度化でき、またベース側を高濃度化又は厚膜化せずに、ベース層3に対する正孔の注入効率を抑制できる。

請求項（抜粋）：

第1導電型の第1半導体領域と、この上に形成された不純物高濃度の第2導電型の第2半導体領域と、この上に形成され、第2半導体領域の濃度に比して不純物低濃度の第2導電型の第3半導体領域と、この上に形成された第1導電型の第4半導体領域とを有し、第3半導体領域に対しその多数キャリアを注入可能のMIS部を備えた半導体装置において、前記第1導電型の第1半導体領域と前記第2導電型の第2半導体領域の間には前記第1半導体領域の濃度に比して不純物低濃度の第1導電型の第5半導体領域が形成されており、前記第5半導体領域のドーズ量は前記2半導体領域のドーズ量の1/5倍以上で10倍以下であることを特徴とする半導体装置。