特許
J-GLOBAL ID：200903046996708352
記憶装置、メモリ管理方法及びプログラム
発明者：
出願人/特許権者：
代理人 (1件)：
木村 満
公報種別：公開公報
出願番号（国際出願番号）：特願2003-173987
公開番号（公開出願番号）：特開2004-078902
出願日： 2003年06月18日
公開日（公表日）： 2004年03月11日
要約：
【課題】劣化が起きにくい記憶装置や、記憶装置の劣化を起こしにくいメモリ管理方法を提供することである。【解決手段】フラッシュメモリ11の記憶領域には、消去の単位であるブロックより小さな単位であるページ毎に物理アドレスが与えられる。CPU121は、書き込むデータと書込先の論理アドレスとを供給されると、物理アドレス順にインクリメントされる書き込みポインタが示すページにこのデータを書き込み、供給された論理アドレスをこのページに与える。このページの物理アドレス及び論理アドレスの対応関係はBPTの形でRAM123に記憶される。読み出し時は、論理アドレスを供給されたCPU121がBPTを検索して対応する物理アドレスを特定し、この物理アドレスを与えられたページからデータを読み出す。ブロックのフラッシュイレースは、空きブロック数が所定数以下になったとき行う。【選択図】 図1
請求項（抜粋）：
物理アドレスを割り当てられた、ユーザデータを記憶するための複数のメモリブロックを含む記憶手段と、
前記メモリブロックを構成するページの物理アドレスと、当該ページの論理アドレスとの対応付けを表すアドレス変換テーブルを記憶するテーブル記憶手段と、
前記ページのうちからユーザデータを記憶可能な状態にある空きページを特定して、特定した空きページの物理アドレスを指示する書込ポインタを記憶する書込ページポイント手段と、
書き込み対象のデータ及び論理アドレスが自己に供給されたとき、当該書き込み対象のデータを、前記書込ポインタにより指示された空きページに書き込み、当該空きページの物理アドレスと当該論理アドレスとの対応付けを表すよう前記アドレス変換テーブルを更新する書込手段と、を備える、
ことを特徴とする記憶装置。
IPC (4件)：
G06F12/02
, G06F12/00
, G06F12/16
, G11C16/02
G06F12/02 510A
, G06F12/02 570A
, G06F12/00 542K
, G06F12/00 597U
, G06F12/16 310A
, G11C17/00 601E
, G11C17/00 611G
, G11C17/00 612F
5B018GA04
, 5B018HA23
, 5B018NA06
, 5B025AD04
, 5B025AD08
, 5B025AE08
, 5B060AA06
, 5B060AA07
, 5B060AA08
, 5B082CA01
, 5B082JA06
