特許

J-GLOBAL ID：200903047013519236

半導体メモリーセル

発明者： 田中 ▲泰▼臣
出願人/特許権者： ヤマハ株式会社
代理人 (1件)： 川▲崎▼ 研二 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平10-177763
公開番号（公開出願番号）：特開2000-012704
出願日： 1998年06月24日
公開日（公表日）： 2000年01月14日
要約：

【要約】【課題】 データに応じた電荷が、ランダムアクセス等に起因する干渉によってリークしないようする。【解決手段】 書込ワード線WWrdの指示によって書込ビット線WBitのレベルに対応して電荷を蓄積する一方、読出ワード線RWrdの指示によって蓄積した電荷に応じて読出ビット線RBitのレベルを遷移させる半導体メモリーセルにおいて、書込ワード線WWrdを、接地線GNDと読出ワード線RWrdとの間に配列させる。

請求項（抜粋）：

書込ワード線の指示によって書込ビット線のレベルに対応して電荷を蓄積する一方、読出ワード線の指示によって蓄積した電荷に応じて読出ビット線のレベルを遷移させる半導体メモリーセルにおいて、前記書込ワード線を、接地線と前記読出ワード線との間に配列させたことを特徴とする半導体メモリーセル。

IPC (3件)：

H01L 21/8242 ,  H01L 27/108 ,  G11C 11/405

FI (2件)：

H01L 27/10 321 ,  G11C 11/34 352 B

Fターム (9件)：

5B024AA04 ,  5B024BA01 ,  5B024CA09 ,  5B024CA27 ,  5F083AD69 ,  5F083LA03 ,  5F083LA12 ,  5F083LA16 ,  5F083LA18

引用特許：

審査官引用 (1件)

• 特開昭60-095963