特許

J-GLOBAL ID：200903047043836341

半導体装置およびその製造方法

発明者： 粂野 一幸
出願人/特許権者： 富士通株式会社
代理人 (1件)： 井桁 貞一
公報種別：公開公報
出願番号（国際出願番号）：特願平5-317158
公開番号（公開出願番号）：特開平7-176727
出願日： 1993年12月17日
公開日（公表日）： 1995年07月14日
要約：

【要約】【目的】 フィールド絶縁膜により画定されたLDD構造のMISトランジスタを有する半導体装置およびその製造方法に関し、フィールドトランジスタのVthやブレークダウン電圧の低下を防止させ、また、ソース・ドレイン領域5の上面に低抵抗層8を設ける場合の接合リークの増大を防止させる。【構成】 半導体装置では、低抵抗層8の縁がフィールド絶縁膜2の縁から内側に離れているようにする。製造方法では、低濃度層5aと高濃度層5bの仕切り用としてゲート電極4の側面に設けるサイドウォール7を絶縁膜6から形成する異方性エッチングの際に、そのエッチングに先立ち、絶縁膜6上にトランジスタ領域の縁の内側からフィールド絶縁膜2上を覆うマスク9を形成して、フィールド絶縁膜2の膜減りを抑える。また、低抵抗層8は、上記エッチングにより残された絶縁膜6が形成するトランジスタ領域上の開口部分に形成する。

請求項（抜粋）：

フィールド絶縁膜により画定されたLDD構造のMISトランジスタを有する半導体装置において、上記MISトランジスタのソース・ドレイン領域(5)の上面に低抵抗層(8)を有し、該低抵抗層(8)の縁が上記フィールド絶縁膜(2)の縁から内側に離れていることを特徴とする半導体装置。

IPC (2件)：

H01L 29/78 ,  H01L 21/336