特許
J-GLOBAL ID:200903047058375170
半導体装置の製造方法
発明者:
出願人/特許権者:
,
代理人 (1件):
筒井 大和
公報種別:公開公報
出願番号(国際出願番号):特願2001-380857
公開番号(公開出願番号):特開2003-188193
出願日: 2001年12月14日
公開日(公表日): 2003年07月04日
要約:
【要約】【課題】 ダイボンディングされる半導体チップの位置決めに用いられる基準パターンデータ(テンプレートパターン)の登録回数を低減させる。【解決手段】 個片化された半導体チップおよびその周辺のパターン状態を画像データD1としてダイボンダー内に格納し、この画像データD1の所望の領域を切り取るもしくは所望の領域以外の領域をマスクする等、画像データD1を加工することによって、基準パターンデータD2を作成し、この基準パターンデータD2を用いてピックアップしようとしている半導体チップの位置あわせを行う。その結果、処理製品によって半導体チップの表面のパターン形状が僅かに異なるような場合であっても、前記加工を行うことにより基準パターンデータを作成することができ、製品毎にその表面状態を確認し、基準パターンデータを登録し直す作業を省くことができる。
請求項(抜粋):
(a)個片化された半導体チップを複数準備する工程と、(b)前記複数の半導体チップの内のいずれか1つの表面を画像データとして取り込み、前記画像データの所望の領域以外の領域をマスキングすることによって、基準パターンデータを作成する工程と、(c)前記複数の半導体チップの表面と前記基準パターンデータとを位置あわせする工程と、を有することを特徴とする半導体装置の製造方法。
FI (2件):
H01L 21/52 C
, H01L 21/52 F
Fターム (14件):
5F047AA11
, 5F047BA21
, 5F047BA53
, 5F047BB11
, 5F047BB18
, 5F047FA08
, 5F047FA15
, 5F047FA16
, 5F047FA22
, 5F047FA32
, 5F047FA36
, 5F047FA73
, 5F047FA75
, 5F047FA79
前のページに戻る