特許
J-GLOBAL ID：200903047065592373
半導体集積回路
発明者：
出願人/特許権者：
代理人 (1件)：
京本 直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-008870
公開番号（公開出願番号）：特開平5-308122
出願日： 1992年01月22日
公開日（公表日）： 1993年11月19日
要約：
【要約】【目的】アナログ回路とディジタル回路とが混載された半導体集積回路に於てアナログ回路へのディジタル回路のスイッチングノイズ等の干渉を避けアナログ回路の特性劣化を低減し安定した回路特性を得る。【構成】本発明による半導体集積回路はパワーダウン機能を有する複数の回路ブロックと前記複数の回路ブロックのパワーダウンを制御する制御回路とを備え前記複数の回路ブロックが同一チップ上に配置され、前記制御回路により能動状態に制御される回路ブロックの内部と外部との配線が前記制御回路により遮断状態に制御される回路ブロックの配線上、またはレイアウト領域上を通過するように配置配線された構成となっている。
請求項（抜粋）：
パワーダウン機能を有する複数の回路ブロックと、前記複数の回路ブロックのパワーダウンを制御する制御回路とを具備し、前記複数の回路ブロックが同一チップ上に配置され、前記制御回路により能動状態に制御される回路ブロックの内部と外部との配線が前記制御回路により遮断状態に制御される回路ブロックの配線上またはレイアウト領域上を通過するように配置、配線されたことを特徴とする半導体集積回路。
IPC (5件)：
H01L 27/04
, H01L 21/82
, H04L 27/10
, H04L 27/26
, H04M 1/65
