シフトレジスタ回路および画像表示装置

発明者： , , , ,
出願人/特許権者：
代理人 (1件)：青山葆 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平10-364774
公開番号（公開出願番号）：特開2000-187461
出願日： 1998年12月22日
公開日（公表日）： 2000年07月04日
要約：

【要約】【課題】クロック信号線の負荷軽減および消費電力の低下を図り、低電圧インターフェースと低消費電力とを両立させる。【解決手段】クロック信号ckが“H”であり、入力パルス信号in(第1制御信号))が“H”の場合には、n型トランジスタM15,M16がオンして出力ノード/OUTはGNDレベルになる。そうすると、p型トランジスタM12はオンして、出力ノードOUTはVcc(16V)レベルになる。こうして、ラッチ回路LATは、第1,第2制御信号およびクロック信号ckが“H”の場合はレベルシフタ回路として動作し、それ以外はレベル保持回路として動作する。したがって、ラッチ回路LATで構成されたシフトレジスタ回路は低電圧インターフェースとして機能すると共に、ラッチ回路LATが非アクティブである場合にクロック信号ckの入力が停止されて、クロック信号線の負荷軽減および消費電力の低下が図られる。

請求項（抜粋）：

クロック信号に同期してパルス信号を伝送する複数のラッチ回路を有するシフトレジスタ回路において、上記各ラッチ回路内に、供給されるクロック信号の入力および停止を制御するクロック信号入力制御部を有すると共に、上記クロックの信号の振幅は上記パルス信号の振幅よりも小さいことを特徴とするシフトレジスタ回路。

IPC (7件)：

G09G 3/20 611 , G09G 3/20 622 , G09G 3/20 623 , G02F 1/133 550 , G09G 3/36 , G11C 19/00 , H01L 29/786

FI (7件)：

G09G 3/20 611 A , G09G 3/20 622 E , G09G 3/20 623 H , G02F 1/133 550 , G09G 3/36 , G11C 19/00 K , H01L 29/78 612 B

Fターム (61件)：

2H093NA16 , 2H093NC22 , 2H093NC23 , 2H093NC25 , 2H093NC26 , 2H093NC34 , 2H093ND06 , 2H093ND24 , 2H093ND34 , 2H093ND39 , 2H093NE07 , 5C006AA01 , 5C006AC11 , 5C006AF46 , 5C006AF50 , 5C006AF72 , 5C006BB16 , 5C006BC03 , 5C006BC12 , 5C006BC23 , 5C006BF03 , 5C006BF04 , 5C006BF11 , 5C006BF26 , 5C006BF27 , 5C006BF32 , 5C006BF46 , 5C006FA43 , 5C006FA46 , 5C006FA47 , 5C080AA10 , 5C080BB05 , 5C080DD24 , 5C080DD26 , 5C080EE17 , 5C080FF11 , 5C080JJ02 , 5C080JJ03 , 5C080JJ04 , 5F110AA09 , 5F110AA17 , 5F110BB01 , 5F110BB02 , 5F110BB04 , 5F110CC02 , 5F110CC07 , 5F110DD02 , 5F110DD03 , 5F110DD13 , 5F110EE03 , 5F110FF02 , 5F110GG02 , 5F110GG13 , 5F110HJ01 , 5F110HJ13 , 5F110HL03 , 5F110NN02 , 5F110NN23 , 5F110NN24 , 5F110PP03 , 5F110QQ11

引用特許：

出願人引用 (3件)

データ保持装置
公報種別：公開公報出願番号：特願平4-004939 出願人：富士通株式会社
特開平3-147598
マトリクス型画像表示装置
公報種別：公開公報出願番号：特願平9-181546 出願人：シャープ株式会社

審査官引用 (3件)

データ保持装置
公報種別：公開公報出願番号：特願平4-004939 出願人：富士通株式会社
特開平3-147598
マトリクス型画像表示装置
公報種別：公開公報出願番号：特願平9-181546 出願人：シャープ株式会社

前のページに戻る