特許

J-GLOBAL ID：200903047120783019

アナログ・デジタル混載回路

発明者： 山田 孝光 ,  岡 善治
出願人/特許権者： 株式会社リコー
代理人 (1件)： 鳥居 洋
公報種別：公開公報
出願番号（国際出願番号）：特願平9-190935
公開番号（公開出願番号）：特開平11-038091
出願日： 1997年07月16日
公開日（公表日）： 1999年02月12日
要約：

【要約】【課題】 バウンダリスキャン技術によるボードテストでアナログパッドの状態をスキャンできる構造を有したアナログ・デジタル混載回路を提供する。【解決手段】 A/D変換器3とディジタル回路4とが同一半導体上に混載され、前記A/D変換器3と前記ディジタル回路4との境界にバウンダリスキャンセル7が配置されている。このバウンダリスキャンセル7には、前記A/D変換器3のディジタル出力を入力する入力部(API)と前記A/D変換器3におけるアナログパッド1からの信号を入力する入力部(DPI)とを有していずれか一方の入力を選択する選択手段が備えられ、この選択手段の選択動作は、図示しないバウンダリスキャン命令レジスタからの命令をデコードして得られる選択信号にて行われるようになっている。

請求項（抜粋）：

アナログ回路であるA/D変換器とディジタル回路とが同一半導体上に混載され、前記A/D変換器と前記ディジタル回路との境界にバウンダリスキャンセルが配置されて成るアナログ・デジタル混載回路において、前記バウンダリスキャンセルには、前記A/D変換器のディジタル出力を入力する入力部と前記A/D変換器におけるアナログパッドからの信号を入力する入力部とを有していずれか一方の入力を選択する選択手段が備えられ、この選択手段の選択動作は、バウンダリスキャン命令レジスタからの命令をデコードして得られる選択信号にて行われるようになっていることを特徴とするアナログ・デジタル混載回路。

IPC (4件)：

G01R 31/28 ,  G01R 31/316 ,  H03M 1/00 ,  H03M 1/10

FI (5件)：

G01R 31/28 G ,  H03M 1/00 ,  H03M 1/10 C ,  G01R 31/28 C ,  G01R 31/28 U