特許

J-GLOBAL ID：200903047135298001

スルーレート型バッファ回路

発明者： 安藤 和正 ,  吉田 有佐 ,  杉田 一弘
出願人/特許権者： 東芝マイクロエレクトロニクス株式会社 ,  株式会社東芝
代理人 (1件)： 鈴江 武彦
公報種別：公開公報
出願番号（国際出願番号）：特願平7-251118
公開番号（公開出願番号）：特開平9-093111
出願日： 1995年09月28日
公開日（公表日）： 1997年04月04日
要約：

【要約】【課題】スルーレート型バッファ回路の出力電流のピークや出力電位の遅延を抑制し、プロセス変動によるトランジスタの閾値変動による特性変動も抑制する。【解決手段】入力信号と出力バッファ13からの帰還信号によりスイッチ制御されるトランジスタ群を有し、入力信号の“H”から“L”への変化時よりもその逆方向への変化時の方が急な傾斜の入出力特性を有し、出力バッファのNMOSトランジスタN1のゲートを制御する電位を出力ノードAに出力する第1のスルーレート回路11と、入力信号と出力バッファからの帰還信号によりスイッチ制御されるトランジスタ群を有し、入力信号の“H”から“L”への変化時よりもその逆方向への変化時の方がゆるやかな傾斜の入出力特性を有し、出力バッファのPMOSトランジスタP1のゲートを制御する電位を出力ノードBに出力する第2のスルーレート回路12とを具備する。

請求項（抜粋）：

電源ノードと出力ノードとの間に接続された出力用PMOSトランジスタおよび上記出力ノードと接地ノードとの間に接続された出力用NMOSトランジスタを有するバッファ回路と、上記出力ノードからの帰還信号によりスイッチ制御されるMOSトランジスタおよび信号入力ノードからの入力信号によりスイッチ制御されるMOSトランジスタ群を有し、上記出力用NMOSトランジスタのゲート電位を制御するための電位が出力する第1の出力ノードを有し、上記信号入力ノードの入力電位が“H”レベルから“L”レベルに変化した場合には、入力信号電位が電源電位の1/2付近になるまでは上記第1の出力ノードの電位が“L”レベルから急速に立ち上がり、前記出力ノードの出力信号電位が電源電位の1/2より低下した付近から第1の出力ノードの電位が“H”レベルまでゆるやかに立ち上がり、前記信号入力ノードの入力電位が“L”レベルから“H”レベルに変化した場合には前記第1の出力ノードの電位が“H”レベルから“L”レベルまで急速に立ち下がるような入出力特性を有する第1のスルーレート回路と、前記出力ノードからの帰還信号によりスイッチ制御されるMOSトランジスタおよび前記信号入力ノードからの入力信号によりスイッチ制御されるMOSトランジスタ群を有し、前記出力用PMOSトランジスタのゲート電位を制御するための電位が出力する第2の出力ノードを有し、前記信号入力ノードの入力電位が“H”レベルから“L”レベルに変化した場合には、上記第2の出力ノードの電位が“L”レベルから“H”レベルまで急速に立ち上がり、前記信号入力ノードの入力電位が“L”レベルから“H”レベルに変化した場合には、入力信号電位が電源電位の1/2付近になるまでは上記第2の出力ノードの電位が“H”レベルから急速に立ち下がり、前記出力ノードの出力信号電位が電源電位の1/2を越えた付近から前記第2の出力ノードの電位が“L”レベルまでゆるやかに立ち下がるような入出力特性を有する第2のスルーレート回路とを具備することを特徴とするスルーレート型バッファ回路。

IPC (5件)：

H03K 19/0175 ,  H03K 5/12 ,  H03K 17/687 ,  H03K 19/003 ,  H03K 19/0944

FI (5件)：

H03K 19/00 101 F ,  H03K 5/12 ,  H03K 19/003 Z ,  H03K 17/687 F ,  H03K 19/094 A