特許
J-GLOBAL ID:200903047151257609

過電流保護装置

発明者:
出願人/特許権者:
代理人 (1件): 恩田 博宣 (外1名)
公報種別:公開公報
出願番号(国際出願番号):特願2001-160330
公開番号(公開出願番号):特開2002-354659
出願日: 2001年05月29日
公開日(公表日): 2002年12月06日
要約:
【要約】【課題】 過電流保護回路の動作時にスイッチング周波数の増大を防止する。【解決手段】インバータ1を構成するスイッチング素子SW2,SW4に流れる電流が電流検出回路8により検出され、その検出電圧Vcがコンパレータ9で比較される。検出電圧Vcが基準電圧Vref 以上になるとコンパレータ9から過電流検出信号が出力され、FF回路10のリセット端子に入力される。スイッチング素子SW2,SW4の制御端子には制御回路5から出力される駆動信号Vs2,Vs4がAND 回路6,7 を介して入力され、駆動信号Vs2,Vs4はOR回路10aを介してFF回路10のセット端子にも入力される。AND 回路6,7 にはFF回路10の出力も入力される。スイッチング素子SW2,SW4のオン状態において過電流が流れると、FF回路10がリセットされてスイッチング素子SW2,SW4がオフとなり、次の駆動信号Vs2,Vs4の立ち上がりでFF回路10がセットされてスイッチング素子SW2,SW4がオンとなる。
請求項(抜粋):
スイッチング素子に流れる過電流を検出する過電流検出手段と、前記過電流検出手段から出力された過電流検出信号をラッチするラッチ回路と、前記ラッチ回路がラッチ状態に保持された状態で前記スイッチング素子への駆動信号を遮断し、前記ラッチ回路のラッチ状態が解除された状態で前記駆動信号の遮断を解除するゲート回路と、前記ラッチ回路のラッチを周期的に解除するラッチ解除手段とを備えた過電流保護装置。
IPC (7件):
H02H 7/122 ,  H02H 3/08 ,  H02H 3/087 ,  H02M 7/48 ,  H02M 7/5387 ,  H03K 17/08 ,  H03K 17/687
FI (7件):
H02H 7/122 Z ,  H02H 3/08 A ,  H02H 3/087 ,  H02M 7/48 M ,  H02M 7/5387 Z ,  H03K 17/08 C ,  H03K 17/687 A
Fターム (49件):
5G004AA05 ,  5G004AB02 ,  5G004BA03 ,  5G004BA04 ,  5G004DA02 ,  5G004DC04 ,  5G004DC07 ,  5G004EA01 ,  5G053AA01 ,  5G053BA01 ,  5G053BA04 ,  5G053CA01 ,  5G053DA01 ,  5G053EA03 ,  5G053EB01 ,  5G053EC03 ,  5H007AA06 ,  5H007AA12 ,  5H007AA17 ,  5H007CA02 ,  5H007CB04 ,  5H007CB05 ,  5H007DA05 ,  5H007DB03 ,  5H007DC02 ,  5H007FA03 ,  5H007FA09 ,  5H007FA13 ,  5H007FA19 ,  5H007GA08 ,  5J055AX32 ,  5J055AX53 ,  5J055BX16 ,  5J055CX07 ,  5J055CX19 ,  5J055DX13 ,  5J055DX22 ,  5J055DX83 ,  5J055EX03 ,  5J055EX07 ,  5J055EX25 ,  5J055EY05 ,  5J055EY21 ,  5J055EZ10 ,  5J055EZ25 ,  5J055FX04 ,  5J055FX12 ,  5J055FX38 ,  5J055GX01

前のページに戻る