特許

J-GLOBAL ID：200903047179144060

半導体装置の製造方法

発明者： 千葉原 宏幸
出願人/特許権者： 三菱電機株式会社
代理人 (1件)： 宮田 金雄 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平9-073706
公開番号（公開出願番号）：特開平10-270402
出願日： 1997年03月26日
公開日（公表日）： 1998年10月09日
要約：

【要約】【課題】 少ない工程数で下層の配線パターンに依存せずLSI全面にわたって平坦化が可能な半導体装置の製造方法を得る。【解決手段】 半導体基板21上の配線パターン23上に形成された絶縁層24上に感光性絶縁層を成膜する第1の工程と、感光性絶縁層25に光26aを全面照射する第2の工程と、感光性絶縁層25を現像して残留感光性絶縁層28cとする第3の工程と、残留感光性絶縁層28cを過剰研磨を抑制する抑制膜として絶縁層24を化学機械研磨法により研磨する第4の工程とを備えた。

請求項（抜粋）：

半導体基板上の配線パターン上に形成された絶縁層上に感光性絶縁層を成膜する第1の工程と、前記感光性絶縁層に光を全面照射する第2の工程と、前記感光性絶縁層を現像して残留感光性絶縁層とする第3の工程と、前記残留感光性絶縁層を過剰研磨を抑制する抑制膜として前記絶縁層を化学機械研磨法により研磨する第4の工程とを備えたことを特徴とする半導体装置の製造方法。

IPC (2件)：

H01L 21/304 321 ,  H01L 21/3205

FI (2件)：

H01L 21/304 321 S ,  H01L 21/88 K