特許
J-GLOBAL ID：200903047184969760
シフトレジスタ型スキャン回路生成における近似的最短接続順の自動検出方式
発明者：
,
,
出願人/特許権者：
代理人 (1件)：
松本 昂
公報種別：公開公報
出願番号（国際出願番号）：特願平7-247502
公開番号（公開出願番号）：特開平9-089992
出願日： 1995年09月26日
公開日（公表日）： 1997年04月04日
要約：
【要約】【課題】本発明は大規模論理回路の最短なスキャンチェーンを実現する接続順を、実用上問題とならない短い計算処理時間で求めることができるシフトレジスタ型スキャン回路生成における近似的最短接続順の自動検出方式を提供することを目的とする。【解決手段】大規模論理回路が形成される長方形領域を、手段1,2でn及びm分割した後、手段3,4で目標縦及び横分割領域を検出し、この検出領域が形成する十字領域により手段5で長方形領域を4領域に分割し、この分割された各長方形領域の接続点数を手段7で計数し、この計数結果接続点数が1であれば手段8により接続点を接続し、2つ以上であれば、この2つ以上の接続点が存在する分割長方形領域内において手段6で検出される仮接続点を接続すると共に、更に4領域に分割する一連の処理を、1つの分割長方形領域に接続点が1つとなるまで繰り返すように構成する。
請求項（抜粋）：
大規模論理回路の多数の素子を数珠つなぎにしたシフトレジスタ型スキャン回路の自動生成にあって、該素子を接続する全長が最短に近くなる接続順を求めるシフトレジスタ型スキャン回路生成における近似的最短接続順の自動検出方式において、長方形領域を縦にn分割する縦分割手段と、長方形領域を横にm分割する横分割手段と、該n分割により得られる各々の縦分割領域にあって前記素子である接続点を含まず、且つ該n分割の中央のものに最も近い目標縦分割領域を検出する縦分割領域検出手段と、該m分割により得られる各々の横分割領域にあって該接続点を含まず、且つ該m分割の中央のものに最も近い目標横分割領域を検出する横分割領域検出手段と、該目標縦及び横分割領域で形成される十字領域によって前記長方形領域を4領域に分割する4領域分割手段と、該十字領域の交差点を仮接続点とする仮接続点検出手段と、長方形領域内の該接続点の数を計数する計数手段と、長方形領域内の該接続点数が1つの場合に該接続点を接続し、該接続点数が2つ以上の場合に該仮接続点を接続する接続手段とを具備し、前記大規模論理回路が形成される長方形領域を、前記縦及び横分割手段で前記n及びm分割した後、前記縦及び横分割領域検出手段で前記目標縦及び横分割領域を検出し、この検出領域が形成する十字領域によって前記4領域分割手段で該長方形領域を4領域に分割し、この分割された各々の長方形領域の前記接続点の数を前記計数手段で計数し、この計数結果該接続点数が1であれば前記接続手段により該接続点を接続し、2つ以上であれば、この2つ以上の接続点が存在する分割長方形領域内において前記仮接続点検出手段で検出される仮接続点を接続すると共に、更に該4領域に分割する一連の処理を、1つの分割長方形領域に該接続点が1つとなるまで繰り返すことを特徴とするシフトレジスタ型スキャン回路生成における近似的最短接続順の自動検出方式。
IPC (4件)：
G01R 31/28
, G06F 11/22 360
, H01L 27/04
, H01L 21/822
G01R 31/28 G
, G06F 11/22 360 U
, H01L 27/04 T
