特許

J-GLOBAL ID：200903047192789666

CMOS型半導体装置の製造方法

発明者： 尾方 賢一 ,  田中 誠
出願人/特許権者： 株式会社リコー
代理人 (1件)： 野口 繁雄
公報種別：公開公報
出願番号（国際出願番号）：特願平6-051251
公開番号（公開出願番号）：特開平7-235610
出願日： 1994年02月23日
公開日（公表日）： 1995年09月05日
要約：

【要約】【目的】 リーク電流の発生を抑え、接合深さxjを浅くし、工程数を削減する。【構成】 基板2のPMOSトランジスタ形成領域にBF2イオン注入領域20を形成し、NMOSトランジスタ形成領域にAsイオン注入領域22を形成した後、ゲート電極形成領域に孔24,26をあける。酸素濃度を10%程度に調整した雰囲気中で、900°C前後の処理温度で熱酸化を施すことにより、孔24,26の内壁面にゲート酸化膜28を形成するとと同時に、両注入領域20,22を活性化してソース/ドレイン拡散層20a,22aとなる。その後、孔24,26に低抵抗化されたポリシリコン層38を埋め込みゲート電極とする。

請求項（抜粋）：

シリコン基板に不純物をイオン注入し、熱処理により活性化してソース/ドレイン拡散層を形成するCMOS型半導体装置の製造方法において、前記イオン注入はP型不純物の投影飛程が0.02μm以下、N型不純物の投影飛程が0.03μm以下となる注入条件で行ない、両注入不純物を900°C以上の温度で同時に活性化することを特徴とするCMOS型半導体装置の製造方法。

IPC (5件)：

H01L 21/8238 ,  H01L 27/092 ,  H01L 21/265 ,  H01L 29/78 ,  H01L 21/336

FI (4件)：

H01L 27/08 321 E ,  H01L 21/265 A ,  H01L 27/08 321 D ,  H01L 29/78 301 Y