特許
J-GLOBAL ID：200903047200068361
半導体集積回路
発明者：
出願人/特許権者：
代理人 (1件)：
鈴木 喜三郎 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平5-174028
公開番号（公開出願番号）：特開平7-029978
出願日： 1993年07月14日
公開日（公表日）： 1995年01月31日
要約：
【要約】【目的】マスタースライス方式または標準セル方式の半導体集積回路に係わり、特に内部セル列領域の電源配線の改良に関する。セル列中央部での電源配線抵抗による電位降下を許容範囲に押さえ、電源配線を流れる電流により引き起こされるエレクトロ・マイグレーションを長期に渡り起こさないようにし、かつチップサイズを小さくできる電源構成を提供する。【構成】論理回路を構成する論理セルの中で電流消費量の大きい論理セルの電源部と前記一部の論理セルを含むセル列に対して設けられたセル列方向電源配線を含めて少なくとも2以上のセル列方向電源配線とをほぼ最短距離で電気的に配線で接続する。また、前記最短距離で電気的に接続するための配線パターンをセルの配線パターンに持たせる。
請求項（抜粋）：
半導体基板上に論理回路を構成する複数個の論理セルを並べたセル列を多段に形成し、前記論理セルに電位を供給するための電源配線がセル列方向に形成されて成る半導体集積回路において、一部の論理セルの電源部と前記一部の論理セルを含むセル列に対して設けられたセル列方向電源配線を含めて少なくとも2以上のセル列方向電源配線とをほぼ最短距離で電気的に接続する配線を有し、かつ前記接続する配線は明らかに前記電源部に対して設けられていることを特徴とする半導体集積回路。
引用特許：
前のページに戻る
