特許

J-GLOBAL ID：200903047205090802

リードバックを防止する方法を備えたプログラマブルロジックデバイス

発明者： パン,レイモンド・シー ,  シー,ウォルター・エヌ ,  センディーン,ジョン・エム ,  トリムバーガー,スティーブン・エム ,  ウォン,ジェニファー
出願人/特許権者： ザイリンクス インコーポレイテッド
代理人 (6件)： 深見 久郎 ,  森田 俊雄 ,  仲村 義平 ,  堀井 豊 ,  野田 久登 ,  酒井 將行
公報種別：公表公報
出願番号（国際出願番号）：特願2002-546975
公開番号（公開出願番号）：特表2004-515180
出願日： 2001年11月28日
公開日（公表日）： 2004年05月20日
要約：

PLD内で使用される設計をコピーされないように保護することがしばしば望まれている。設計がPLDとは異なるデバイスに記憶され、ビットストリームを通じてPLD内に読込まれる場合、設計はPLD内に読込まれる際に暗号化され、PLD内で復号されてから構成メモリセル内にロードされてPLDを構成することがある。この発明に従うと、このようなデバイスにおいて、設計がPLD内へのロードの際に暗号化された場合、設計がその復号された状態でPLDからリードバックされることを防止するための方法が提供される。

請求項（抜粋）：

PLDを構成するための設計を保護するための方法であって、 PLD内に、設計を表現する暗号化されたビットストリームをロードするステップと、 前記PLD内のビットストリームを復号して、前記設計を表現する暗号化されていないビットストリームを生成するステップと、 暗号化されていない前記設計で前記PLDを構成するステップと、 前記暗号化されていないビットストリームのリードバックを禁止するステップとを含む、方法。

IPC (3件)：

H03K19/173 ,  G09C1/00 ,  H04L9/10

FI (3件)：

H03K19/173 101 ,  G09C1/00 650Z ,  H04L9/00 621A

Fターム (15件)：

5J042BA01 ,  5J042CA00 ,  5J042CA08 ,  5J042CA15 ,  5J042CA20 ,  5J042CA21 ,  5J042DA00 ,  5J104AA12 ,  5J104AA13 ,  5J104AA32 ,  5J104AA44 ,  5J104NA02 ,  5J104NA27 ,  5J104NA42 ,  5J104PA14