デジタル復調回路、最大値検出回路及び受信装置

発明者： , ,
出願人/特許権者：
代理人 (1件)：工藤宣幸
公報種別：公開公報
出願番号（国際出願番号）：特願平8-127136
公開番号（公開出願番号）：特開平9-266499
出願日： 1996年05月22日
公開日（公表日）： 1997年10月07日
要約：

【要約】【課題】高速動作が可能で、小形化やIC化に対応できる、実用性が高い同期検波回路を有するデジタル復調回路を提供する。【解決手段】位相比較器10は、キャリア発生器11からのキャリア信号により、入力変調信号の瞬時位相信号を形成する。周波数差検出器13には、位相メモリ回路12を介して、再生クロック信号が安定してからプリアンブルパターン期間の瞬時位相信号が与えられ、この期間の信号に基づいて、周波数差補正信号を形成して加算器14に与え、周波数差の補正を行なう。位相シフト量検出器16は、シンボル毎の基準位相からの位相差を得た後、ヒストグラムを作成して最頻度の位相差をシンボル毎の基準位相からの位相差として確定し、位相差補正信号を形成して加算器17に与えて位相差を除去させる。この除去後の信号からデータを再生する。

請求項（抜粋）：

入力されたデジタル変調信号に同期した再生クロック信号を再生して各部に供給するクロック再生手段と、再生クロック信号に基づいて、自己手段への入力信号における通信初期時の所定パターン期間の信号を処理する処理手段とを備えたデジタル復調回路において、上記処理手段の前段に、上記再生クロック信号の位相が不安定な立上がり時に、上記再生クロック信号より高速なクロック信号に基づいて上記処理手段への入力信号を書込むと共に、上記再生クロック信号の位相が安定した以降に、上記高速クロック信号に基づいて、書込んだ入力信号中の上記再生クロック信号の周期ずつ異なる信号要素を順に読出して上記処理手段に与えるメモリ手段を設け、上記処理手段が、このメモリ手段から読み出された入力信号における通信初期時の所定パターン期間の信号を処理することを特徴とするデジタル復調回路。

前のページに戻る