特許

J-GLOBAL ID：200903047216164875

半導体記憶装置

発明者： 小 林 胤 雄 ,  野 上 一 孝 ,  白 鳥 司
出願人/特許権者： 株式会社東芝 ,  東芝マイクロエレクトロニクス株式会社
代理人 (1件)： 佐藤 一雄 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-135306
公開番号（公開出願番号）：特開平5-325569
出願日： 1992年05月27日
公開日（公表日）： 1993年12月10日
要約：

【要約】【目的】 消費電流を十分に低減させることができ且つ動作の信頼性が高い半導体記憶装置を提供する。【構成】 センスアンプ活性化信号ACTがオンのときはセンスアンプから入力したデ-タをそれぞれ出力O,/Oから出力し、センスアンプ活性化信号ACTがオフのときは出力O,/Oをハイに固定する初期化回路21と、出力O,/Oからの入力値が同じ値であるか否かを検出して検出信号を出力するセンスアンプ出力検出回路22と、トリガ信号φTRを入力したときはセンスアンプ活性化信号ACTをオンにし、検出信号を入力して出力O,/Oの出力値が異なるときはセンスアンプ活性化信号ACTをオフにするセンスアンプ活性化信号生成回路24とを備えたセンスアンプ制御回路19を用い、センスアンプ活性化信号ACTがオンのときにのみセンスアンプからデ-タを出力させる。

請求項（抜粋）：

情報を記憶するメモリセルアレイと、前記メモリセルアレイから記憶情報を入力して相補関係を有する2種類の記憶データを出力するセンスアンプと、このセンスアンプに対して出力するセンスアンプ活性化信号をオンにすることにより前記センスアンプから前記出力を行わせるセンスアンプ制御回路と備えた半導体記憶装置であって、前記センスアンプ制御回路が、前記センスアンプ活性化信号がオンのときは前記センスアンプの2種類の出力データをそれぞれ出力し、前記センスアンプ活性化信号がオフのときは予め定められた互いに同値の出力データを2種類出力するゲート回路と、前記2種類の出力データの示す値が同じであるか否かを検出して検出信号を出力するセンスアンプ出力検出回路と、トリガ信号を入力したときは前記センスアンプ活性化信号をオンにし、前記検出信号を入力して前記2種類の出力データの示す値が異なるときは前記センスアンプ活性化信号をオフにするセンスアンプ活性化信号生成回路と、を具備することを特徴とする半導体記憶装置。

引用特許：

審査官引用 (3件)

• 特開平3-187094
  
• 特開昭64-084491
  
• 特開昭60-061986