特許
J-GLOBAL ID：200903047220447105
仮想配線長の生成方法
発明者：
,
出願人/特許権者：
代理人 (1件)：
高田 守
公報種別：公開公報
出願番号（国際出願番号）：特願平5-170412
公開番号（公開出願番号）：特開平7-029983
出願日： 1993年07月09日
公開日（公表日）： 1995年01月31日
要約：
【要約】【目的】 半導体チップの仮想配線長の計算の精度を高める。【構成】 基準となる仮想配線長計算式に対し、レイアウトする矩形領域の縦横比、面積、矩形領域内のマクロセル数、マクロセルの有するピン数、フィードスルーに応じた補正を行なう。
請求項（抜粋）：
(a)半導体チップを、回路を形成すべき複数の矩形領域に分割する工程と、(b)特定矩形領域を基準にして求めた仮想配線長計算式に対し、前記矩形領域別に前記矩形領域の前記特定矩形領域に対する構造的特徴を補正係数として求める工程と、(c)前記矩形領域別に仮想配線長を生成する工程と、を備える、仮想配線長の生成方法。
IPC (2件)：
FI (2件)：
H01L 21/82 C
, G06F 15/60 370 P
