特許

J-GLOBAL ID：200903047222578940

コンピュータシステム及び同システムに於ける表示制御方法

発明者： 坂本 直正
出願人/特許権者： 株式会社東芝
代理人 (1件)： 大胡 典夫 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-099729
公開番号（公開出願番号）：特開2000-293482
出願日： 1999年04月07日
公開日（公表日）： 2000年10月20日
要約：

【要約】【課題】 ウェイト機能を有するスレーブデバイスが接続されたコンピュータシステムに於いて、スレーブデパィスのウェイト機能によって待たされても、描画の乱れを回避するようにしたこと。【解決手段】 システムバス160を介して接続される組込み型CPU110とウェイト機能を有するスレーブデバイス130との間に、スレーブデバイス130から出力されるウェイト信号のアクティブ時間をカウントするカウンタ152、及び予め設定したスレーブデバイス130のアクセス時間がカウンタ152のカウント値以上になるとウェイト信号を遮断してスレーブデバイス130のアクセスを終了させる機能とを有するウェイト信号制御部150を設けた。

請求項（抜粋）：

グラフィックコントローラ機能を備えた組込み型CPUと、この組込み型CPUとシステムバスを介して接続するメモリと、このメモリ及び上記組込み型CPUと上記システムデバイスを介して接続するウェイト機能を有するスレーブデバイスとから成り、上記組込み型CPUの制御下にて上記メモリに格納される表示情報を表示出力するようにしたコンピュータシステムに於いて、上記スレーブデバイスから出力されるウェイト信号のアクティブ時間をカウントするカウンタ手段と、予め設定した上記スレーブデバイスのアクセス時間が上記カウンタ手段のカウント値以上になると、上記ウェイト信号を遮断して上記スレーブデバイスの上記メモリへのアクセスを終了させる手段とを具備するウェイト信号制御手段を設けたことを特徴とするコンピュータシステム。

Fターム (7件)：

5B061BA01 ,  5B061BB05 ,  5B061BB13 ,  5B061BB15 ,  5B061GG13 ,  5B061QQ04 ,  5B061RR05