特許

J-GLOBAL ID：200903047259261270

電子計算機

発明者： 宮崎 義之
出願人/特許権者： 日本電気通信システム株式会社
代理人 (1件)： 京本 直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平8-011997
公開番号（公開出願番号）：特開平9-204356
出願日： 1996年01月26日
公開日（公表日）： 1997年08月05日
要約：

【要約】【課題】プロセッサがアドレスの連続した多量のデータを読み込む場合にも、ミスヒットが発生せずプロセッサの高速アクセスが中断されない。【解決手段】プロセッサ1は読み込むデータに対応するアドレスを出力する。キャッシュメモリ2はこのアドレスを受けこのアドレスの有無を調べ、ミスヒットがN回連続して発生した場合には、オンデマンドキャッシュメモリ4に通知する。オンデマンドキャッシュメモリ4は、主記憶3からダイレクトメモリアクセスにより読み出されたデータを、プロセッサ1からの前記アドレスのアクセスに応じて、二つのフレームデータメモリに交互に格納し、これらのフレームデータメモリからデータを読み出しプロセッサ1に出力する。

請求項（抜粋）：

データに対応するアドレスを出力して前記データを読み込むプロセッサと、前記アドレスを入力しこのアドレスの有無を調べこのアドレスが有ることを示すヒットの場合はこのアドレスに対応したデータを前記プロセッサに出力し、前記アドレスが無いことを示すミスヒットの場合はこのアドレスを出力してこのアドレスに対応するデータを入力しこのデータを前記プロセッサに出力しこのデータと前記アドレスとを格納する第1のメモリと、前記プロセッサが読み込むデータを予め格納し、前記第1のメモリから出力された前記アドレスを受けた場合にこのアドレスに格納されたデータを前記第1のメモリに出力する第2のメモリと、を備えた電子計算機において、前記第2のメモリ内の連続したアドレスに格納されたデータを続けて読み出しこれらのデータを格納するとともに前記プロセッサに出力する第3のメモリを有することを特徴とする電子計算機。

IPC (2件)：

G06F 12/08 ,  G06F 12/08 310

FI (2件)：

G06F 12/08 M ,  G06F 12/08 310 Z

引用特許：

審査官引用 (3件)

• 特開平1-230153
  
• 特開昭63-098749
  
• 特開平2-278352