特許

J-GLOBAL ID：200903047268264045

指数変換回路及びこれを用いた可変利得回路

発明者： 狩野 修男 ,  山路 隆文 ,  板倉 哲朗
出願人/特許権者： 株式会社東芝
代理人 (1件)： 鈴江 武彦 (外6名)
公報種別：公開公報
出願番号（国際出願番号）：特願2000-280829
公開番号（公開出願番号）：特開2002-092541
出願日： 2000年09月14日
公開日（公表日）： 2002年03月29日
要約：

【要約】【課題】 素子特性の変動によらず、安定した指数関数的利得制御を実現する。【解決手段】 マスターブロック(第1の指数変換回路)302では、同相基準電圧Vcom1と基準電圧Vcom2に基づいて指数変換特性を決定する。スレーブブロック(第2の指数変換回路)303では、マスターブロック302により決定された指数変換特性を利用し、かつ、同相基準電圧Vcom1と基準電圧Vcom3に基づいて、制御電圧Vcを利得制御信号ln(Icont)を生成する。この利得制御信号ln(Icont)を用いて、例えば、可変利得アンプの利得を制御する。

請求項（抜粋）：

第1の利得制御信号に基づいて、第1及び第2の基準入力電圧を第1及び第2の差動出力電圧に変換する第1の電圧変換回路と、前記第1の差動出力電圧に対して指数関数的に変化する第1の出力電流を生成する第1の指数変換素子と、前記第2の差動出力電圧に対して指数関数的に変化する第2の出力電流を生成する第2の指数変換素子と、前記第1及び第2の出力電流の比に応じて前記第1の利得制御信号を変化させる電流比較回路と、前記第1の利得制御信号に基づいて、制御入力電圧及び前記第1の基準入力電圧を第3及び第4の差動出力電圧に変換する第2の電圧変換回路と、前記第3又は第4の差動出力電圧に対して指数関数的に変化する第3の出力電流を生成する第3の指数変換素子とを具備することを特徴とする指数変換回路。

IPC (2件)：

G06G 7/24 ,  H03G 3/10

FI (3件)：

G06G 7/24 A ,  G06G 7/24 Q ,  H03G 3/10 B

Fターム (17件)：

5J100AA02 ,  5J100AA03 ,  5J100BA03 ,  5J100BB01 ,  5J100BB02 ,  5J100BB07 ,  5J100BB11 ,  5J100BC02 ,  5J100CA00 ,  5J100CA02 ,  5J100CA05 ,  5J100CA19 ,  5J100CA23 ,  5J100DA06 ,  5J100EA02 ,  5J100FA01 ,  5J100FA02