特許

J-GLOBAL ID：200903047274830338

3次元電子デバイス・パッケージ構造及びその製造方法

発明者： ブライアン・サミュエル・ベーマン ,  ファッド・エリアス・ドウニー ,  キース・エドワード・フォゲル ,  ジェームス・ラプトン・ヘドリック、ジュニア ,  ポール・アルフレッド・ラウロ ,  モーリス・ヒースコート・ノアコット ,  ジョン・ジェームズ・リスコ ,  リーザン・シェイ ,  ダーユアン・シェイ ,  ジョージ・エフ・ウォルカー
出願人/特許権者： インターナショナル・ビジネス・マシーンズ・コーポレイション
代理人 (1件)： 合田 潔 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平5-221457
公開番号（公開出願番号）：特開平6-204399
出願日： 1993年09月06日
公開日（公表日）： 1994年07月22日
要約：

【要約】【目的】 電気信号を水平方向にも垂直方向にも伝搬する、半導体チップなどの電子デバイスをパッケージングするための3次元構造及びその製造方法を提供すること。【構成】 この構造は複数のアセンブリ4、6から形成される。各アセンブリは、少なくとも一方の表面上に複数の電子デバイス36、38が配置される基板を含む。各アセンブリは隣接するアセンブリと積み重ねられて配置される。隣接アセンブリ間には、エラストマからなり、各アセンブリを電気的に相互接続する電気的相互接続手段49が設けられる。

請求項（抜粋）：

複数のアセンブリと電気的相互接続手段とを含む3次元電子パッケージ構造であって、各上記アセンブリが反対の第1及び第2の表面と、上記第1及び上記第2の表面の少なくとも一方上に配置される複数の電子デバイスとを有し、ある上記アセンブリの上記第1及び上記第2の表面の一方が、他の上記アセンブリの上記第1及び上記第2の表面の一方に隣接するように、各上記アセンブリを別の上記アセンブリに隣接して配置し、上記電気的相互接続手段が、反対の第1及び第2の表面を有する絶縁材料と、上記電気的相互接続手段の上記第1表面から第2表面に伸びる複数の電気導体とを含み、上記隣接するアセンブリ間に上記電気的相互接続手段を配置し、その間の電気的相互接続を提供する、3次元電子デバイス・パッケージ構造。

IPC (4件)：

H01L 25/065 ,  H01L 25/07 ,  H01L 25/18 ,  H01L 23/52

FI (2件)：

H01L 25/08 Z ,  H01L 23/52 C

引用特許：

審査官引用 (1件)

• 特開昭63-156395