特許
J-GLOBAL ID：200903047282272018
半導体積層構造及びそれを備えた半導体装置
発明者：
,
出願人/特許権者：
,
代理人 (2件)：
志賀 正武
, 渡邊 隆
公報種別：公開公報
出願番号（国際出願番号）：特願2003-038412
公開番号（公開出願番号）：特開2004-247682
出願日： 2003年02月17日
公開日（公表日）： 2004年09月02日
要約：
【課題】半導体層の結晶性が向上し、最上部層のキャリア濃度が高まり、膜厚が薄くなり、したがって、寿命特性が向上し、動作時の抵抗が小さくなり、消費電力が低下し、素子の小型化が可能な半導体積層構造及びそれを備えた半導体装置を提供する。【解決手段】本発明の半導体積層構造は、P型基板11上に、III族窒化物系半導体のバッファ層12、P型のGaN系半導体のコンタクト層13、P型のAlGaN系半導体の下部クラッド層14、InGaN系半導体の多重量子井戸構造(MQW)の活性層15、N型のAlGaN系半導体の上部クラッド層16、N型のGaN系半導体のコンタクト層17を順次積層して半導体積層構造20とし、コンタクト層17上にN型電極18を、P型基板11の下面にP型電極19を、それぞれ設けたことを特徴とする。【選択図】 図1
請求項（抜粋）：
P型の基板上に、P型のGaN系半導体からなる第1の半導体層が形成され、該第1の半導体層上にN型のGaN系半導体からなる第2の半導体層が形成されてなることを特徴とする半導体積層構造。
IPC (1件)：
FI (1件)：
Fターム (11件)：
5F041AA24
, 5F041CA04
, 5F041CA05
, 5F041CA33
, 5F041CA34
, 5F041CA35
, 5F041CA40
, 5F041CA46
, 5F041CA65
, 5F041CA82
, 5F041CA92
