特許
J-GLOBAL ID：200903047323370860
不揮発性半導体メモリおよび書込み読出し方法
発明者：
,
出願人/特許権者：
代理人 (1件)：
京本 直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平8-263326
公開番号（公開出願番号）：特開平10-112193
出願日： 1996年10月03日
公開日（公表日）： 1998年04月28日
要約：
【要約】【課題】記憶データ書換えの高速化とそれに起因するメモリセルの書込み消去特性やデータ保持特性の劣化抑制を図り、デバイスの高信頼化を実現する。【解決手段】複数のセクターに分割されたメモリセルアレイ41、それぞれのセクターに対してデータ書込み動作の回数を計数するセクタステータスレジスタ42、このレジスタの内容によってレジスタの保持する計数情報によって読出し書込み回路のデータ比較基準レベルを制御するレジスタ制御回路43、データ比較基準レベルを発生する基準レベル発生回路44、さらにこれらの動作を制御する制御回路51を含んで構成する。
請求項（抜粋）：
3種類以上のしきい値電圧を設定可能で電気的書換可能な複数のメモリセルがマトリクス状に配置されたメモリセルアレイと、前記メモリセルへの記憶データの書込みを行うデータ書込み手段と、前記メモリセルから前記記憶データを読出すデータ読出し手段と、前記データ書込みおよび前記読出し手段の動作を制御する制御手段とを用いて、データ書込み手段におけるデータ書込み動作の回数を計数したリードレベルから現在のデータ書込み状態を検知する第1のステップと、前記検知結果が0または1であれば前記リードレベルおよび書込み検証レベルを1または2に変更する第2のステップと、前記検知結果が2であれば記憶データを消去する第3のステップと、前記消去後前記リードレベルおよび書込みレベルを0に変更する第4のステップとにより、記憶データの書込みおよび検証動作を行うことを特徴とする不揮発性半導体記憶装置の書込み方法。
FI (3件)：
G11C 17/00 611 E
, G11C 17/00 601 Q
, G11C 17/00 601 B
