特許

J-GLOBAL ID：200903047328967920

半導体装置の製造方法

発明者： 鈴木 篤
出願人/特許権者： ソニー株式会社
代理人 (1件)： 杉浦 正知
公報種別：公開公報
出願番号（国際出願番号）：特願平11-021995
公開番号（公開出願番号）：特開2000-223702
出願日： 1999年01月29日
公開日（公表日）： 2000年08月11日
要約：

【要約】【課題】 イオン注入におけるチャネリングを回避し、不純物が下層の絶縁膜に損傷を与えるのを防止するとともに、結晶化された非晶質半導体膜の結晶粒径の大粒径化を抑制する。【解決手段】 Si基板1上にゲート絶縁膜5および多結晶Si膜6を順次形成する。洗浄処理により多結晶Si膜6の表面が露出した状態にした後、多結晶Si膜6上に非晶質Si膜7を形成する。nチャネルMOSトランジスタ部の非晶質Si膜7にPをイオン注入し、pチャネルMOSトランジスタ部の非晶質Si膜7にBをイオン注入した後、熱処理を行うことにより、非晶質Si膜7を結晶化させるとともに、不純物の活性化を行う。非晶質Si膜7上にWSi膜を形成し、パターンニングしてゲート電極を形成する。

請求項（抜粋）：

半導体基板上に絶縁膜を形成する工程と、上記絶縁膜上に多結晶半導体膜を形成する工程と、上記多結晶半導体膜の表面に存在する自然酸化膜を除去する工程と、上記多結晶半導体膜上に非晶質半導体膜を形成する工程と、上記非晶質半導体膜に不純物をイオン注入する工程と、上記非晶質半導体膜を結晶化させる工程とを有することを特徴とする半導体装置の製造方法。

IPC (5件)：

H01L 29/78 ,  H01L 21/265 ,  H01L 21/8238 ,  H01L 27/092 ,  H01L 29/43

FI (4件)：

H01L 29/78 301 G ,  H01L 21/265 P ,  H01L 27/08 321 D ,  H01L 29/62 G

Fターム (47件)：

4M104AA01 ,  4M104BB01 ,  4M104BB37 ,  4M104BB40 ,  4M104CC05 ,  4M104DD04 ,  4M104DD23 ,  4M104DD43 ,  4M104DD45 ,  4M104DD55 ,  4M104DD80 ,  4M104DD99 ,  4M104FF14 ,  4M104GG10 ,  4M104HH04 ,  4M104HH07 ,  5F040DA06 ,  5F040DA28 ,  5F040DB03 ,  5F040DC01 ,  5F040EC01 ,  5F040EC04 ,  5F040EC06 ,  5F040EC13 ,  5F040EF02 ,  5F040EF11 ,  5F040EK01 ,  5F040FA03 ,  5F040FA05 ,  5F040FA15 ,  5F040FA19 ,  5F040FB02 ,  5F040FB04 ,  5F040FC00 ,  5F040FC09 ,  5F048AA07 ,  5F048AB10 ,  5F048AC03 ,  5F048BB06 ,  5F048BB07 ,  5F048BB08 ,  5F048BB12 ,  5F048BC06 ,  5F048BE03 ,  5F048BG12 ,  5F048DA17 ,  5F048DA25