半導体基板に形成された絶縁材領域を有する半導体デバイスおよびデバイス製造方法

発明者： ,
出願人/特許権者：
代理人 (1件)：岡部正夫 (外11名)
公報種別：公開公報
出願番号（国際出願番号）：特願2000-265144
公開番号（公開出願番号）：特開2001-110892
出願日： 2000年09月01日
公開日（公表日）： 2001年04月20日
要約：

【要約】【課題】シャロートレンチアイソレーション(STI)工程との関連によりSOI集積回路の製造工程を提供する。【解決手段】基板表面上の二酸化シリコン領域の高さは、二酸化シリコンのアイランドと、二酸化シリコンのアイランド上に形成されたシリコンとの結合した厚さを画定する。形成された二酸化シリコン領域によりシリコン基板上にマスクが形成される。マスクは二酸化シリコンのアイランドが形成されるシリコン基板表面の領域を画定する。二酸化シリコンアイランドはマスクにより適所に形成され、後にマスクは取り除かれる。構造上に単結晶シリコンがエピタキシャルに形成される。次にアモルファスシリコンを沈着、再結晶化させ、シリコン基板と基板表面下に形成された絶縁二酸化シリコンのアイランドを有する構造を形成する。

請求項（抜粋）：

半導体基板上にストップ層を形成し、ここでストップ層の厚さが選択され、絶縁領域とデバイスアクティブ領域の結合した厚さを画定するステップと、ストップ層に少なくとも1つの、シリコン基板内に延長するトレンチを形成するステップと、形成されたストップ層を有する基板上に誘電材料の層を沈着させ、トレンチはそれによりトレンチ絶縁領域を形成する誘電材料で満たされるステップと、ストップ層上から誘電材料を取り除くステップと、ストップ層をパターニングし、そこから半導体基板の部分を露出させるステップと、半導体基板の露出された部分に誘電材料を形成するステップと、ストップ層を取り除くステップと、半導体基板上と半導体基板の露出部分上に形成された誘電材料の上とに半導体材料の層を形成して、誘電材料の上に形成された半導体材料の層は半導体デバイスのアクティブ領域を画定するステップとから成ることを特徴とするデバイス製造の方法。

IPC (3件)：

H01L 21/76 , H01L 21/20 , H01L 27/12

FI (4件)：

H01L 21/20 , H01L 27/12 C , H01L 21/76 E , H01L 21/76 L

前のページに戻る