特許
J-GLOBAL ID：200903047352247407
薄膜トランジスタの製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
森 哲也 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平3-286789
公開番号（公開出願番号）：特開平5-129330
出願日： 1991年10月31日
公開日（公表日）： 1993年05月25日
要約：
【要約】【目的】LDD構造における低キャリア濃度領域の寸法精度を向上した薄膜トランジスタの製造方法を提供する。【構成】ゲート電極4及びゲート酸化膜5が形成された基板1上のチャネル領域に、第1のレジスト層6を形成した後、これに不純物イオンを導入する。ついで、これに第2のレジスト層8を形成し、これをエッチングして、第1のレジスト層6の側壁にサイドウォール10を形成する。次に、これに不純物イオンを導入した後、第1のレジスト層6及びサイドウォール10を除去する。
請求項（抜粋）：
ソース・ドレインの近傍に、低キャリア濃度領域が形成された薄膜トランジスタの製造方法において、ゲート電極及びゲート酸化膜が形成された基板上のチャネル領域に、第1のレジスト層を形成する第1工程と、不純物イオンを導入する第2工程と、第2のレジスト層を形成し、これをエッチングして、前記第1のレジスト層の側壁にサイドウォールを形成する第3工程と、不純物イオンを導入する第4工程と、を備えたことを特徴とする薄膜トランジスタの製造方法。
IPC (2件)：
H01L 21/336
, H01L 29/784
