特許

J-GLOBAL ID：200903047384863673

利得制御回路

発明者： 野口 光一 ,  奥村 友秀 ,  松谷 清志 ,  宮田 彰久 ,  前田 尚利
出願人/特許権者： 三菱電機株式会社
代理人 (1件)： 高田 守 (外4名)
公報種別：公開公報
出願番号（国際出願番号）：特願平7-109568
公開番号（公開出願番号）：特開平8-307178
出願日： 1995年05月08日
公開日（公表日）： 1996年11月22日
要約：

【要約】【目的】 外部から任意に所定の利得に微調整することができる利得制御回路を提供する。【構成】 基準電圧Vb1,Vr1,Vc1を発生する基準電圧設定手段と、入力信号と前記基準電圧設定手段26により設定された基準電圧Vb1,Vr1の何れかを通過させる切換え回路22と、前記切換え回路22の出力を増幅あるいは減衰させるゲインコントロールアンプ23と、前記ゲインコントロールアンプ23の出力と前記基準電圧設定手段26により設定された基準電圧Vc1との引き算を行う引き算回路25と、前記引き算回路25の出力を積分する積分回路27と、前記積分回路27の出力を所定の期間毎に抜き出し、保持するトラック&ホールド回路28と、前記切換え回路22と前記トラック&ホールド回路28のタイミング制御を行うタイミング制御回路29とで構成する。

請求項（抜粋）：

第1、2、3の基準電圧を発生する基準電圧設定手段と、入力信号と前記基準電圧設定手段により設定された第1、2の基準電圧の何れかを通過させる切り換え回路と、前記切り換え回路の出力を増幅あるいは減衰させるゲインコントロールアンプと、前記ゲインコントロールアンプの出力と前記基準電圧設定手段により設定された第3の基準電圧との引き算を行う引き算回路と、前記引き算回路の出力を積分する積分回路と、前記積分回路の出力を所定の期間毎に抜き出し、保持するトラック&ホールド回路と、前記切り換え回路と前記トラック&ホールド回路のタイミング制御を行うタイミング制御回路とを備えたことを特徴とする利得制御回路。

IPC (3件)：

H03G 3/30 ,  H04N 5/14 ,  H04N 5/243

FI (3件)：

H03G 3/30 B ,  H04N 5/14 A ,  H04N 5/243