特許

J-GLOBAL ID：200903047403189539

情報処理装置のバス監視回路

発明者： 須藤 裕史
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 岩佐 義幸
公報種別：公開公報
出願番号（国際出願番号）：特願平3-252670
公開番号（公開出願番号）：特開平5-094384
出願日： 1991年10月01日
公開日（公表日）： 1993年04月16日
要約：

【要約】【目的】 障害の発生原因の究明に必要な情報が容易に得られ、短時間で障害に対する対策を実施できるようにする。【構成】 障害検出回路D3は入出力バスB2で障害を検出すると、その障害に対応するビットを“1”としたデータを出力する。レジスタR5には、停止信号をメモリ制御回路M7に出力すべき障害に対応するビットを“1”としたデータが保持されており、アンド回路A8は、検出回路D3からのデータとレジスタR5からのデータとのビットごとのアンドをとる。アンドが成立したビットが一組でもあると、オア回路O9は停止信号を制御回路M7に出力する。メモリ制御回路M7は、常時バスB2からアドレス、データならびに制御信号を取り込んで記憶しているが、停止信号が入力されると、信号の取り込みを停止し、障害発生の前の一定期間に入出力バスB2から取り込んだ情報処理装置を保持する。

請求項（抜粋）：

バスの障害を検出する障害検出回路と、前記バスを伝送される信号を随時取り込んで記憶し、停止信号が与えられたとき、前記バスからの前記信号の取組を停止するメモリと、前記障害検出回路がバスの障害を検出したとき、前記停止信号を前記メモリに出力するトレース制御回路と、前記障害検出回路が検出した前記障害を表す情報を保持する第1のレジスタとを備えたことを特徴とする情報処理装置のバス監視回路。

IPC (2件)：

G06F 13/00 301 ,  G06F 11/34

引用特許：

審査官引用 (3件)

• 特開昭62-073352
  
• 特開昭62-031447
  
• 特開昭63-118964