特許

J-GLOBAL ID：200903047422791274

差動トライステート発生方法及び差動トライステート回路

発明者： 渡会 誠一
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 西村 征生
公報種別：公開公報
出願番号（国際出願番号）：特願平10-349204
公開番号（公開出願番号）：特開2000-174605
出願日： 1998年12月08日
公開日（公表日）： 2000年06月23日
要約：

【要約】【課題】 出力電圧信号に乗るノイズの除去を図る。【解決手段】 電流源2からPチャンネルMOSFET P3及びNチャンネルMOSFET N3と、PチャンネルMOSFET P4及びNチャンネルMOSFET N4とにそれぞれ同一の電流を通電して出力端OUTA、OUTB間に高インピーダンスを発生する。また、PチャンネルMOSFET P4とNチャンネルMOSFET N3とを導通させた状態を維持し、PチャンネルMOSFET P3とNチャンネルMOSFET N4とを非導通にして終端抵抗RT1、RT2に通電することにより、又はその逆を生じさせることにより、出力端OUTA、OUTB間に0状態又は1状態を発生する。

請求項（抜粋）：

互いに直列に接続された第1及び第2のトランジスタと、互いに直列に接続された第3及び第4のトランジスタとが並列に接続され、前記第1のトランジスタと前記第2のトランジスタとの第1の接続点と前記第3のトランジスタと前記第4のトランジスタとの第2の接続点との間に抵抗を介設して前記第1及び第2の接続点をそれぞれ第1及び第2の出力端とし、前記第1及び第4のトランジスタのオン、及び前記第2及び第3のトランジスタのオフを、入力される2値信号の一方の値を示す信号レベル及びイネーブル信号に応答して生じさせ、前記第1及び第2の出力端から前記2値信号の一方の値を示す信号レベルに対応した第1の信号状態を出力させ、前記第2及び第3のトランジスタのオン、及び前記第1及び第4のトランジスタのオフを、入力される2値信号の他方の値を示す信号レベル及びイネーブル信号に応答して生じさせ、前記第1及び第2の出力端から前記2値信号の他方の値を示す信号レベルに対応した第2の信号状態を出力させる差動トライステート発生方法において、前記第1乃至第4のトランジスタを同時にオンさせたときに前記第1乃至第4のトランジスタの各々が呈する抵抗値と、前記第1及び第2のトランジスタに通電される電流値と、前記第3及び第4のトランジスタに通電される電流値とを、前記第1乃至第4のトランジスタがすべて同時にオンされる時に前記第1及び第2の出力点が同電位となるような値に設定され、ディスエイブル信号に応答して前記第1乃至第4のトランジスタを同時にオンさせて前記第1と第2の出力端間を高インピーダンス状態出力とすることを特徴とする差動トライステート発生方法。

Fターム (8件)：

5J056AA00 ,  5J056BB24 ,  5J056CC01 ,  5J056DD13 ,  5J056DD28 ,  5J056FF07 ,  5J056FF08 ,  5J056GG12