特許
J-GLOBAL ID:200903047453027823

液晶表示装置

発明者:
出願人/特許権者:
代理人 (2件): 小野 由己男 ,  稲積 朋子
公報種別:公開公報
出願番号(国際出願番号):特願2004-063802
公開番号(公開出願番号):特開2004-272259
出願日: 2004年03月08日
公開日(公表日): 2004年09月30日
要約:
【課題】 製造工程が単純で且つ安定した多重ドメインを形成する液晶表示装置を提供する。 【解決手段】 液晶表示装置の薄膜トランジスタ基板にゲート線とデータ線との交差により画素を定義し、各画素には自段のゲート線Gnに連結されているゲート電極、自段のデータ線Dmに連結されているソース電極及び画素電極にドレーン電極が連結されている画素電極用薄膜トランジスタT1と前段のゲート線Gn-1に連結されているゲート電極、後段のデータ線Dm+1に連結されているソース電極及び方位制御電極に連結されているドレーン電極を有する方位制御電極用薄膜トランジスタT2が1つずつ形成されている。方位制御電極は画素電極と容量性結合をしている。この時、走査信号を二重パルスで印加し、二重パルスのうち第1パルスは前段ゲート線の走査信号の第2パルスと同期している。【選択図】 図18
請求項(抜粋):
絶縁第1基板と、 前記第1基板の上に形成されている第1配線と、 前記第1基板の上に形成されており前記第1配線と絶縁されて交差している第2配線と、 前記第1配線と前記第2配線との交差により定義される画素ごとに形成されている画素電極と、 前記第1配線と前記第2配線との交差により定義される画素ごとに形成されている方位制御電極と、 自段の第1配線、自段の第2配線及び前記画素電極と連結されている第1薄膜トランジスタと、 前段の第1配線、前段または後段の第2配線及び前記方位制御電極と連結されている第2薄膜トランジスタと、 前記第1基板と対向している絶縁第2基板と、前記第2基板に形成されている共通電極と、 を含む液晶表示装置。
IPC (5件):
G02F1/1368 ,  G02F1/133 ,  G02F1/1343 ,  G09G3/20 ,  G09G3/36
FI (7件):
G02F1/1368 ,  G02F1/133 550 ,  G02F1/1343 ,  G09G3/20 622D ,  G09G3/20 624B ,  G09G3/20 680H ,  G09G3/36
Fターム (32件):
2H092GA13 ,  2H092JA26 ,  2H092JB05 ,  2H092JB42 ,  2H092NA01 ,  2H092NA27 ,  2H092PA06 ,  2H092QA09 ,  2H093NA16 ,  2H093NA34 ,  2H093NA47 ,  2H093NC34 ,  2H093NC40 ,  2H093ND13 ,  2H093ND54 ,  2H093NE03 ,  2H093NF09 ,  5C006AC22 ,  5C006AC26 ,  5C006AF42 ,  5C006AF71 ,  5C006BB16 ,  5C006BC03 ,  5C006BC06 ,  5C006FA55 ,  5C080AA10 ,  5C080BB05 ,  5C080DD01 ,  5C080DD28 ,  5C080FF11 ,  5C080JJ03 ,  5C080JJ06
引用特許:
審査官引用 (4件)
全件表示

前のページに戻る