特許

J-GLOBAL ID：200903047494754195

多層セラミック基板およびその製造方法

発明者： 酒井 範夫
出願人/特許権者： 株式会社村田製作所
代理人 (1件)： 小柴 雅昭 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-342963
公開番号（公開出願番号）：特開2001-160681
出願日： 1999年12月02日
公開日（公表日）： 2001年06月12日
要約：

【要約】【課題】 内部導体膜の厚みによる段差を有利に緩和でき、かつ内部導体膜に対する接着性を高め、プレス後または焼成後において層剥がれが生じにくくすることができる、無収縮プロセスを適用する多層セラミック基板の製造方法を提供する。【解決手段】 焼成することによって多層セラミック基板11となる生の複合積層体18を作製するにあたって、基体用グリーンシート12上に内部導体膜13をまず形成し、次いで、内部導体膜13を覆うように基体用グリーンシート12上に収縮抑制用グリーン層14を形成し、次いで、貫通孔16を設け、この貫通孔内にビアホール導体17を形成した後、複数の基体用グリーンシート12を積み重ねることによって生の複合積層体18を得、これを積層方向にプレスする、各工程を実施する。

請求項（抜粋）：

低温焼結セラミック材料を含む、複数の基体用グリーンシートと、前記基体用グリーンシートの特定のものに接するように配置され、かつ前記低温焼結セラミック材料の焼結温度では焼結しない収縮抑制用セラミック材料を含む、収縮抑制用グリーン層と、前記基体用グリーンシートの特定のものの主面に沿う方向に延びるように付与された導電性ペーストによって与えられる、内部導体膜と、前記基体用グリーンシートの特定のものおよび前記収縮抑制用グリーン層の特定のものを貫通するように付与された導電性ペーストによって与えられかつ前記内部導体膜に接続される、ビアホール導体とを備える、生の複合積層体を用意する工程と、前記生の複合積層体を焼成する工程とを備え、前記生の複合積層体を用意する工程において、前記基体用グリーンシート上に前記導電性ペーストを付与することによって前記内部導体膜を形成する工程と、前記内部導体膜を覆うように前記基体用グリーンシート上に前記収縮抑制用グリーン層を形成する工程と、前記基体用グリーンシートおよび前記収縮抑制用グリーン層を貫通するように貫通孔を設ける工程と、前記貫通孔内に前記導電性ペーストを付与することによって前記ビアホール導体を形成する工程と、複数の前記基体用グリーンシートを積み重ねることによって前記生の複合積層体を得る工程と、前記生の複合積層体を積層方向にプレスする工程とが順次実施される、多層セラミック基板の製造方法。

Fターム (25件)：

5E346AA12 ,  5E346AA15 ,  5E346AA24 ,  5E346AA32 ,  5E346AA38 ,  5E346AA43 ,  5E346BB01 ,  5E346CC17 ,  5E346CC18 ,  5E346CC32 ,  5E346CC39 ,  5E346DD02 ,  5E346DD13 ,  5E346DD34 ,  5E346EE24 ,  5E346EE25 ,  5E346EE29 ,  5E346FF18 ,  5E346FF35 ,  5E346GG03 ,  5E346GG06 ,  5E346GG07 ,  5E346GG08 ,  5E346GG09 ,  5E346HH11