半導体装置

発明者： , ,
出願人/特許権者：
代理人 (1件)： ▲角▼谷浩
公報種別：公開公報
出願番号（国際出願番号）：特願2006-020519
公開番号（公開出願番号）：特開2007-201338
出願日： 2006年01月30日
公開日（公表日）： 2007年08月09日
要約：

【課題】 1つの半導体基板上に第1MOSトランジスタ101と第2MOSトランジスタ201とが複数形成されているスイッチング素子では、前記第1MOSトランジスタ101と前記第2MOSトランジスタ201とは形成領域を分離して形成されている。このため、前記第1MOSトランジスタ101と前記第2MOSトランジスタ201との電流経路が長くなり、オン抵抗の低減が困難である。【解決手段】前記第1MOSトランジスタ101と前記第2MOSトランジスタ201とを同一の形成領域に相互に配置することにより、電流経路が短くなりオン抵抗が低減される。【選択図】図2

請求項（抜粋）：

1つの半導体基板上に第1MOSトランジスタ及び第2MOSトランジスタがそれぞれ複数形成されており、前記第1MOSトランジスタは、前記半導体基板上に形成されたドレイン領域と、該ドレイン領域上に形成されたチャネル層と、該チャネル層の表面から前記ドレイン領域に到達するよう形成されたトレンチと、該トレンチ内壁に形成されたゲート絶縁膜と、該ゲート絶縁膜を介して前記トレンチ内に形成された第1ゲート電極と、該第1ゲート電極に隣接する前記チャネル層表面に形成された第1ソース領域と、隣接する2つの該第1ソース領域に接続された1層目の第1ソース電極とを備え、前記第2MOSトランジスタは、前記半導体基板上に形成されたドレイン領域と、該ドレイン領域上に形成されたチャネル層と、該チャネル層の表面から前記ドレイン領域に到達するよう形成されたトレンチと、該トレンチ内壁に形成されたゲート絶縁膜と、該ゲート絶縁膜を介して前記トレンチ内に形成された第2ゲート電極と、該第2ゲート電極に隣接する前記チャネル層表面に形成された第2ソース領域と、隣接する2つの該第2ソース領域に接続された1層目の第2ソース電極とを備え、前記第1ゲート電極と前記第2ゲート電極とは2列ずつ交互に配置され、前記第1ソース領域と前記第2ソース領域とは2列ずつ交互に配置され、前記1層目の第1ソース電極と前記1層目の第2ソース電極とは交互に配置されていることを特徴とする半導体装置。

IPC (4件)：

H01L 21/823 , H01L 27/088 , H01L 29/78 , H01L 27/04

FI (7件)：

H01L27/08 102E , H01L27/08 102B , H01L29/78 652S , H01L29/78 653A , H01L29/78 656A , H01L29/78 657A , H01L29/78 652M

Fターム (14件)：

5F048AA01 , 5F048AB10 , 5F048AC01 , 5F048AC06 , 5F048BA06 , 5F048BA07 , 5F048BB02 , 5F048BB19 , 5F048BC01 , 5F048BC02 , 5F048BC03 , 5F048BD07 , 5F048BF16 , 5F048CB07

引用特許：

出願人引用 (1件)

MOSFETおよびそれを用いた保護回路装置
公報種別：公開公報出願番号：特願2000-308618 出願人：三洋電機株式会社

前のページに戻る