特許

J-GLOBAL ID：200903047516968526

半導体集積回路装置およびその製造方法

発明者： 玉置 洋一 ,  若原 祥史 ,  池田 隆英
出願人/特許権者： 株式会社日立製作所
代理人 (1件)： 筒井 大和
公報種別：公開公報
出願番号（国際出願番号）：特願平10-124355
公開番号（公開出願番号）：特開平11-317528
出願日： 1998年05月07日
公開日（公表日）： 1999年11月16日
要約：

【要約】【課題】 製造過程を複雑にすることなく、SOI基板に形成されるMISFETを有する半導体集積回路装置の高信頼度を実現することのできる技術を提供する。【解決手段】 pチャネル型MISFETQ1 およびnチャネル型MISFETQ2 のそれぞれの活性領域を、埋め込み酸化膜2に接する厚いLOCOS酸化膜15と埋め込み酸化膜2に接しない薄いLOCOS酸化膜16とで囲むことによって、寄生容量の増加が抑えられ、さらに、チャネル領域で発生した少数キャリアを薄いLOCOS酸化膜16下の薄膜シリコン層3を通じて拡散できるので少数キャリアの蓄積によるしきい値電圧の変化が抑えられる。

請求項（抜粋）：

ソース、ドレインを構成する半導体領域が備わった電界効果型トランジスタを有する半導体集積回路装置であって、前記電界効果型トランジスタは支持基板上に埋め込み絶縁膜を介して設けられた薄膜シリコン層に形成されており、前記薄膜シリコン層の主面上に設けられる素子分離領域が、前記埋め込み絶縁膜に接する第1のLOCOS酸化膜と、前記埋め込み絶縁膜に接しない第2のLOCOS酸化膜とによって構成されることを特徴とする半導体集積回路装置。

IPC (2件)：

H01L 29/786 ,  H01L 27/08 331

FI (2件)：

H01L 29/78 621 ,  H01L 27/08 331 E