特許
J-GLOBAL ID:200903047519639086
半導体記憶装置及びその製造方法
発明者:
,
,
出願人/特許権者:
代理人 (1件):
鈴江 武彦
公報種別:公開公報
出願番号(国際出願番号):特願平7-232509
公開番号(公開出願番号):特開平9-082909
出願日: 1995年09月11日
公開日(公表日): 1997年03月28日
要約:
【要約】【課題】 電荷蓄積用キャパシタの誘電体膜として高誘電率物質のBSTを用いたFRAMにおいて、蓄積電荷量の増大,強誘電性の誘起,電荷蓄積素子間のばらつきの低減,誘電体膜と下地膜の相互拡散の低減などを実現する。【解決手段】 シリコン基板1上に1つのスイッチ用トランジスタと1つの電荷蓄積用キャパシタからなるメモリセルを2次元配置してなり、かつキャパシタの誘電体膜としてチタン酸バリウムストロンチウム(BST)を用いたFRAMにおいて、基板1上に形成された絶縁膜上に、種結晶から横方向に溶融再結晶させて単結晶化したSi結晶34上に下部電極としての白金膜13及びBST膜16がエピタキシャル成長されている。
請求項(抜粋):
半導体基板上に1つのスイッチ用トランジスタと1つの電荷蓄積用キャパシタからなるメモリセルを2次元配置してなり、かつキャパシタの誘電体膜として高誘電率物質を用いた半導体記憶装置において、前記基板から非晶質膜又は多結晶膜を介して成長された下地結晶上に、前記誘電体膜がエピタキシャル成長又は配向成長されてなることを特徴とする半導体記憶装置。
IPC (4件):
H01L 27/108
, H01L 21/8242
, H01L 27/04
, H01L 21/822
FI (2件):
H01L 27/10 651
, H01L 27/04 C
引用特許:
審査官引用 (8件)
-
特開昭61-226951
-
特開昭63-226955
-
特開昭63-313847
-
キャパシタの製造方法
公報種別:公開公報
出願番号:特願平5-091618
出願人:沖電気工業株式会社
-
特開平2-094559
-
特開平2-238672
-
半導体装置および半導体装置の製造方法
公報種別:公開公報
出願番号:特願平5-227467
出願人:株式会社東芝
-
半導体記憶装置
公報種別:公開公報
出願番号:特願平4-174123
出願人:セイコーエプソン株式会社
全件表示
前のページに戻る