特許

J-GLOBAL ID：200903047540686418

定電圧回路

発明者： 木村 克治
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 八幡 義博
公報種別：公開公報
出願番号（国際出願番号）：特願平4-020482
公開番号（公開出願番号）：特開平5-191168
出願日： 1992年01月09日
公開日（公表日）： 1993年07月30日
要約：

【要約】【目的】 CMOS集積回路化に好適な定電圧回路を提供する。【構成】 定電流回路1ではカレントミラー回路(M11、M12)をカレントミラー回路(M13、M14)がK2 :1の電流比で駆動し、カレントミラー回路(M14、M15)から電圧発生回路2及びオフセット発生回路3に駆動電流が出力される。電圧発生回路2ではカレントミラー回路(M1、M2)でM3を駆動し負帰還を掛けVREF を出力する。オフセット発生回路3は差動回路(M21、M22、M28)、能動負荷(M23、M24)、レベルシフト回路(M25、M29)、位相補償回路(M30、M31、C21)、出力回路(M26、M27)で構成される。入力はVREF とVOUT とであるが、差動回路及び能動負荷が能力比を異にする不平衡対であるので、この回路は入力オフセットを持つ。このオフセット電圧VOSの大きさはR11、K4 、K5 、K6 等で決定されるので、VOUT =VREF -VOSと表せるVOUT の温度特性は正負の任意の値に設定できる。

請求項（抜粋）：

MOSトランジスタで構成される定電圧回路であって; この定電圧回路は、定電流回路とこの定電流回路の出力電流で駆動され接続端に基準電圧を出力する電圧発生回路とこの電圧発生回路の出力基準電圧に基づき温度補正動作をし所望特性の定電圧を出力するオフセット発生回路とからなり; 前記電圧発生回路は、ソースが直接接地され、ゲートが第1の抵抗を介して前記定電流回路の出力側に接続され、ドレインが直接又は第2の抵抗を介して前記第1の抵抗に接続される第1のトランジスタと; ソースが直接又は第3の抵抗を介して接地され、ゲートが前記第1のトランジスタのドレインに接続され、ドレインが第4の抵抗を介して前記定電流回路の出力側に接続される第2のトランジスタと; ソースが直接接地され、ゲートが前記第2のトランジスタのドレインに接続され、ドレインが前記定電流回路の出力側に直接接続される第3のトランジスタと; を備え、前記定電流回路は、ソースが直接接地され、ゲートとドレインが直接又は第5の抵抗を介して接続される第4のトランジスタと; ソースが直接又は第6の抵抗を介して接地され、ゲートが前記第4のトランジスタのドレインに接続される第5のトランジスタと; 前記第4及び第5のトランジスタをK:1の電流比で駆動すると共に、前記定電圧回路に駆動電流を供給するカレントミラー回路と; を備え、前記オフセット発生回路は、2つのトランジスタの能力比が異なる差動対で構成される差動回路であって一方の入力が前記電圧発生回路の出力基準電圧であり、他方の入力が当該オフセット発生回路の出力電圧である差動回路と; 前記差動回路の負荷であって2つのトランジスタの能力比が異なる差動対で構成される能動負荷と; 前記差動回路の出力を取り出しそれを前記所望特性の定電圧として外部に出力する出力回路と; を備えることを特徴とする定電圧回路。

IPC (3件)：

H03F 3/347 ,  H03F 1/30 ,  H03F 3/34