特許

J-GLOBAL ID：200903047558745551

半導体記憶装置

発明者： 冨嶋 茂樹
出願人/特許権者： 三菱電機株式会社
代理人 (1件)： 深見 久郎 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-001244
公開番号（公開出願番号）：特開2000-200488
出願日： 1999年01月06日
公開日（公表日）： 2000年07月18日
要約：

【要約】【課題】 データ出力時のデータ伝送の高速化および低消費電力化された半導体記憶装置を提供する。【解決手段】 記憶データを読出す際に、各バンクのプリアンプ26がグローバルデータバスGIOBを短時間駆動する。データコントロール回路16に含まれるラッチ回路は、各バンクのプリアンプ活性化信号PAEに基づいて発生される基準信号応じてグローバルデータバス上のデータをラッチする。基準信号と読出されるデータとは、ほぼ同じ出力遅延を有する。したがってデータコントロール回路と各バンクとの距離が異なる場合においても確実なデータの受信が行なわれる。

請求項（抜粋）：

それぞれ複数の行列状に配列されたメモリセルを有する複数のメモリブロックと、前記メモリセルから読出されたデータを前記メモリブロックから受ける少なくとも1つのグローバルデータ線対と、前記データが前記グローバルデータ線対に出力されるタイミング基準を示す複数の基準信号が、前記複数のメモリブロックからそれぞれ与えられる複数の信号線と、前記複数の信号線によって伝達される前記複数の基準信号を受け、いずれか1つの前記基準信号の活性化に応じて、前記グローバルデータ線対上の前記データをラッチする出力回路と、前記出力回路から前記データを受けて出力する出力ノードとを備える、半導体記憶装置。

IPC (3件)：

G11C 11/409 ,  G11C 11/401 ,  G11C 11/407

FI (5件)：

G11C 11/34 354 Q ,  G11C 11/34 354 R ,  G11C 11/34 362 H ,  G11C 11/34 362 S ,  G11C 11/34 371 K

Fターム (6件)：

5B024AA01 ,  5B024AA15 ,  5B024BA21 ,  5B024BA29 ,  5B024CA07 ,  5B024CA16