特許

J-GLOBAL ID：200903047601722048

バス駆動回路

発明者： 黒須 茂
出願人/特許権者： ソニー株式会社
代理人 (1件)： 高橋 光男
公報種別：公開公報
出願番号（国際出願番号）：特願平5-189332
公開番号（公開出願番号）：特開平7-020973
出願日： 1993年07月01日
公開日（公表日）： 1995年01月24日
要約：

【要約】【目的】 従来の方法では解決しきれなくなった問題を解決でき、同時スイッチングビット数を制限できるようにする。【構成】 送信側ではDフリップフロップ20がデータ10に1クロックの遅延をかける。オリジナルのデータ10と、1クロック後に出力されるデータ12とは、Exclusive-OR論理回路23によってビット毎の排他的論理和がとられ、その結果が多数決回路Aへ供給される。多数決回路Aでは、全Nビット中、「1」のビット数がN/2ビット以上のときにのみアナログ電圧比較器26の出力が「1」となる。従って、セレクタ21では、各クロックの前後で反転したビット数の合計がN/2以上になった場合にのみオリジナルデータに対して出力端/Qからの反転されたデータ15が出力される。また、データ極性フラグ16はデータ15がデータ10に対して反転した場合にのみ「1」となる。一方、受信側では上記データ極性フラグ16に基づいてオリジナルデータが復元される。

請求項（抜粋）：

マルチビットの同期式バス駆動回路において、バス上に1クロック前に送出したデータと、次のクロックで送出するオリジナルデータとを比較し、クロックの前後で値の変化したビットの数を判定する判定手段と、判定結果に基づいて、次のクロックでバス上に送出するオリジナルデータを一度に反転して出力する反転手段と、バス上のデータがオリジナルデータに対して反転していることを示すデータ極性フラグを出力するフラグ出力手段と、受信側において、前記極性フラグの値に応じて、受信データを反転して取込む取込手段とを具備することを特徴とするバス駆動回路。