特許

J-GLOBAL ID：200903047605479326

半導体装置の多層配線形成方法

発明者： 張 勝鉉 ,  金 錫泰 ,  朴 永薫
出願人/特許権者： 三星電子株式会社
代理人 (1件)： 服部 雅紀
公報種別：公開公報
出願番号（国際出願番号）：特願平9-242803
公開番号（公開出願番号）：特開平10-223759
出願日： 1997年09月08日
公開日（公表日）： 1998年08月21日
要約：

【要約】【課題】 SOGを平坦化層として用いる半導体装置の多層配線形成方法を提供する。【解決手段】 第1絶縁膜120の形成された半導体基板100上にY1の厚さを有する導電膜パターン130を形成する。導電膜パターン130の形成された結果物の全面に第2絶縁膜140を形成する。第2絶縁膜140上に導電膜パターン130から少なくとも3×Y1の距離ほど離隔されながら2×Y1/3の厚さを有する下部導電膜パターン150a、150bを形成する。下部導電膜パターン150a、150bの形成された結果物の全面に第3絶縁膜を形成する。第3絶縁膜上に導電膜パターン130及び下部導電膜パターン150a、150b上部の第3絶縁膜を露出させるようSOGからなる平坦化層を形成する。これにより、導電膜パターン130による段差部位のSOGに微細亀裂が発生するのを防止し得る。

請求項（抜粋）：

第1絶縁膜の形成された半導体基板上にY1の厚さを有する導電膜パターンを形成する段階と、前記導電膜パータンの形成された結果物の全面に第2絶縁膜を形成する段階と、前記第2絶縁膜上に前記導電膜パターンから少なくとも3×Y1の距離ほど離隔されながら前記導電膜パターンより薄い厚さを有する下部導電膜パターンを形成する段階と、前記下部導電膜パターンの形成された結果物の全面に第3絶縁膜を形成する段階と、前記導電膜パターン及び前記下部導電膜パターン上部の第3絶縁膜を露出させるよう前記第3絶縁膜上にSOGからなる平坦化層を形成する段階と、前記平坦化層上に第4絶縁膜を形成する段階と、前記第4絶縁膜及び前記第3絶縁膜を食刻して前記下部導電膜パターンを露出させるブァイアホール形成する段階と、前記ブァイアホールを通じて前記下部導電膜パターンと接触される上部導電膜パターンを形成する段階とを含むことを特徴とする半導体装置の多層配線形成方法。

IPC (3件)：

H01L 21/768 ,  H01L 21/316 ,  H01L 21/31

FI (3件)：

H01L 21/90 M ,  H01L 21/316 G ,  H01L 21/95